[发明专利]半导体结构的制备方法及半导体结构

说明书

本申请涉及一种半导体结构的制备方法及半导体结构，所述方法包括：提供包括沟槽的基底，于所述沟槽内形成栅极结构，所述栅极结构的顶面低于所述沟槽的顶面；形成第一刻蚀阻挡层，所述第一刻蚀阻挡层覆盖所述栅极结构的顶面、所述沟槽的部分侧壁及所述基底的上表面；于所述沟槽内第一刻蚀阻挡层的上表面形成覆盖绝缘层，所述覆盖绝缘层与位于所述沟槽侧壁上的所述第一刻蚀阻挡层之间形成间隙；至少于所述间隙的顶部形成封口层，以在所述覆盖绝缘层的两侧形成空气间隙。本申请利用覆盖绝缘层两侧的空气间隙可以隔离栅极两侧有源区，减小相邻栅极之间的耦合效应，提高制成半导体器件的电性能。

技术领域

本发明涉及集成电路设计及制造技术领域，特别是涉及半导体结构的制备方法及半导体结构。

背景技术

随着集成电路制程的快速发展，对半导体产品的集成度的要求越来越高。而随着半导体产品的集成度的提高，半导体器件的尺寸不断减小，导致位于有源区内相邻两个栅极结构之间的间隙不断减小，使得有源区内相邻两个栅极结构之间受耦合效应的影响容易产生漏电流，降低制成半导体器件的电性能及可靠性。

因此，如何在减小半导体器件尺寸，保证栅极结构的尺寸满足电路集成度设计需求的情况下，避免有源区内相邻两个栅极结构之间产生耦合效应，成为半导体制造技术领域亟待解决的技术问题之一。

发明内容

基于此，有必要针对上述背景技术中的问题，提供一种半导体结构的制备方法及半导体结构，在保证外围区内电路栅极尺寸满足电路集成度设计需求的同时，改善有源区内相邻两个栅极结构之间的耦合效应。

为实现上述目的及其他相关目的，本申请的一方面提供一种半导体结构的制备方法，包括：

提供包括沟槽的基底，于所述沟槽内形成栅极结构，所述栅极结构的顶面低于所述沟槽的顶面；

形成第一刻蚀阻挡层，所述第一刻蚀阻挡层覆盖所述栅极结构的顶面、所述沟槽的部分侧壁及所述基底的上表面；

于所述沟槽内第一刻蚀阻挡层的上表面形成覆盖绝缘层，所述覆盖绝缘层与位于所述沟槽侧壁上的所述第一刻蚀阻挡层之间形成间隙；

至少于所述间隙的顶部形成封口层，以在所述覆盖绝缘层的两侧形成空气间隙。

于上述实施例中的半导体结构制备方法中，通过在基底的沟槽内形成顶面低于沟槽顶面的栅极结构，再形成第一刻蚀阻挡层，所述第一刻蚀阻挡层覆盖所述栅极结构的顶面、所述沟槽的部分侧壁及所述基底的上表面，以避免后续工艺流程对栅极结构的顶部、沟槽侧壁及基底的上表面造成损伤；然后于所述沟槽内第一刻蚀阻挡层的上表面形成覆盖绝缘层，使得所述覆盖绝缘层与位于所述沟槽侧壁上的所述第一刻蚀阻挡层之间形成间隙，至少于所述间隙的顶部形成封口层，以在所述覆盖绝缘层的两侧形成空气间隙。由于空气的介电常数小，隔离效果好，利用覆盖绝缘层两侧的空气间隙可以隔离栅极两侧有源区，减小相邻栅极之间的耦合效应，提高制成半导体器件的电性能。

在其中一个实施例中，形成所述间隙的步骤包括：形成牺牲层于所述沟槽内，所述牺牲层位于所述第一刻蚀阻挡层的侧壁上；形成所述覆盖绝缘层于所述牺牲层之间，以填满所述沟槽；移除所述牺牲层，使得所述覆盖绝缘层与位于所述沟槽侧壁上的所述第一刻蚀阻挡层之间形成间隙，利用空气的介电常数小、隔离效果好的特性，减小相邻栅极之间的耦合效应，提高制成半导体器件的电性能。

在其中一个实施例中，形成所述牺牲层的步骤包括：形成牺牲材料层，所述牺牲材料层覆盖所述第一刻蚀阻挡层；移除位于所述沟槽底部及所述沟槽外部所述第一刻蚀阻挡层的上表面的所述牺牲材料层，保留的所述牺牲材料层形成所述牺牲层，便于在去除所述牺牲层后，所述覆盖绝缘层与位于所述沟槽侧壁上的所述第一刻蚀阻挡层之间形成间隙。

在其中一个实施例中，采用湿法刻蚀工艺去除所述牺牲层。

在其中一个实施例中，形成包括沟槽的基底的步骤包括：