[发明专利]半导体结构及半导体结构的形成方法

说明书

一种半导体结构及其形成方法，结构包括：衬底和衬底上的鳍部结构；位于衬底上的栅极结构、鳍部结构内的源漏掺杂区和第一介质层，栅极结构横跨鳍部结构且位于第一介质层内；位于第一介质层上的第二介质层，第二介质层内具有若干第一开口；位于第一开口内的第一导电结构，第一导电结构包括位于第一开口侧壁和底部的阻挡层和位于阻挡层表面的导电层，阻挡层的顶部表面低于导电层的顶部表面；位于第二介质层和第一导电结构上的第三介质层；位于第三介质层内的暴露出第一导电结构顶部表面的第二开口；位于第二开口底部的暴露出阻挡层顶部表面和部分导电层侧壁表面的第三开口；位于第三开口内和第二开口内的电连接层。所述半导体结构性能得到提升。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及半导体结构的形成方法。

背景技术

金属互连结构是半导体器件中不可或缺的结构，用于实现有源区与有源区之间的互连、晶体管和晶体管之间的互连、或者不同层金属线之间的互连，完成信号的传输和控制。因此，在半导体制造过程中，金属互连结构的形成对半导体器件的性能以及半导体制造成本有着很大的影响。为了增加器件的密度，在集成电路中的半导体器件的尺寸已经被不断减小，为了实现各个半导体器件的电连接，通常需要多层互连结构。

一般的，在半导体器件制造过程的后端互连工艺中，第一层导电层(M1)需要与下层的有源器件结构(包含源漏区域和栅极结构区域)之间形成电学连接。因此，在形成第一层导电层之前，通常需要预先形成半导体器件的局部互连结构(Local Interconnect)。所述局部互连结构包含：与下层的源漏区之间电连接的第零层导电层(M0)、以及与栅极结构之间电连接的第零层栅导电层(M0G)。

然而，现有技术中具有局部互连结构的半导体结构的制造工艺复杂，且形成的半导体结构的性能有待进一步提高。

发明内容

本发明解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以提升半导体结构的性能。

为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：衬底，所述衬底上具有鳍部结构；位于衬底上的栅极结构以及位于栅极结构两侧鳍部结构内的源漏掺杂区，所述栅极结构横跨所述鳍部结构；位于衬底上第一介质层，所述栅极结构位于第一介质层内；位于第一介质层上的第二介质层，所述第二介质层和第一介质层内具有若干第一开口，所述第一开口暴露出部分衬底表面；位于第一开口内的第一导电结构，所述第一导电结构包括位于第一开口侧壁表面和底部表面的阻挡层和位于阻挡层表面的导电层，所述阻挡层的顶部表面低于所述导电层的顶部表面；位于第二介质层和第一导电结构上的第三介质层；位于第三介质层内的第二开口，所述第二开口暴露出所述第一导电结构顶部表面；位于第二开口底部的第三开口，所述第三开口暴露出所述阻挡层顶部表面和部分导电层侧壁表面；位于第三开口内和第二开口内的电连接层，所述电连接层位于所述第一导电结构上。

可选的，所述第一导电结构沿平行于衬底表面的第一方向延伸，所述导电层在沿平行于衬底表面的第二方向上具有第一尺寸，所述第一方向与第二方向垂直。

可选的，在沿垂直于衬底表面的方向上，所述阻挡层的顶部表面至导电层的顶部表面具有第二尺寸，所述第二尺寸与第一尺寸的比例范围为1：4至3：2。

可选的，所述第二开口的深宽比的比值范围为：1～8；所述第三开口的深宽比的比值范围为：1～6。

可选的，所述阻挡层的材料包括金属氮化物，所述金属氮化物包括氮化钛或氮化钽；所述导电层的材料包括金属，所述金属包括钴。

可选的，所述电连接层的材料包括金属，所述金属包括钨。

可选的，还包括：位于第二介质层内的第二导电结构，所述第二导电结构位于栅极结构上。

可选的，还包括：位于第一介质层和第二介质层之间的第一停止层；位于第二介质层和第三介质层之间的第二停止层。