[发明专利]半导体封装

说明书

一种半导体封装，包括：封装衬底，具有在封装衬底的顶表面上的凹陷部分；下半导体芯片，在封装衬底的凹陷部分中；上半导体芯片，在下半导体芯片和封装衬底上，并且宽度大于下半导体芯片的宽度；多个第一凸块，直接在封装衬底与上半导体芯片之间；以及多个第二凸块，直接在下半导体芯片与上半导体芯片之间。第二凸块的间距小于第一凸块的间距。

相关申请的交叉引用

本申请要求于2020年11月20日向韩国知识产权局递交的韩国专利申请No.10-2020-0157134的优先权，其公开内容通过引用完整体并入本文。

技术领域

本发明构思的示例涉及一种半导体封装，更具体地涉及一种包括堆叠的半导体芯片在内的半导体封装。

背景技术

已经提出了半导体芯片堆叠方法来提高半导体器件的集成度和运行速度。例如，已经提出了一种多芯片封装，其中将多个半导体芯片安装在单个半导体封装或系统级封装中，其包括堆叠的作为单个系统操作的不同芯片。电子产品的尺寸的减小通常包括半导体封装的厚度的减小。

发明内容

本发明构思的一些示例实施例提供了一种紧凑尺寸的半导体封装。

根据本发明构思的一些示例实施例，一种半导体封装可以包括：封装衬底，在第一方向和与第一方向垂直的第二方向上延伸，并包括在封装衬底的顶表面上的凹陷部分；下半导体芯片，在封装衬底的凹陷部分中；上半导体芯片，在下半导体芯片和封装衬底上，其中在第一方向上，上半导体芯片的宽度大于下半导体芯片的宽度；多个第一凸块，直接在封装衬底与上半导体芯片之间；以及多个第二凸块，直接在下半导体芯片与上半导体芯片之间。在第一方向上，第二凸块的间距可以小于第一凸块的间距。

根据本发明构思的一些示例实施例，一种半导体封装可以包括：封装衬底，在第一方向和与第一方向垂直的第二方向上延伸，并包括在封装衬底的顶表面上的凹陷部分；下半导体芯片，在封装衬底的凹陷部分中；上半导体芯片，在下半导体芯片和封装衬底上；多个第一凸块，直接在封装衬底与上半导体芯片之间，第一凸块包括第一焊接部和第一柱状图案；以及多个第二凸块，直接在下半导体芯片与上半导体芯片之间，第二凸块包括第二焊接部和第二柱状图案。在与第一方向和第二方向垂直的第三方向上，第二柱状图案的高度可以与第一柱状图案的高度基本相同。在第三方向上，第二焊接部的高度可以小于第一焊接部的高度。

根据本发明构思的一些示例实施例，一种半导体封装可以包括：封装衬底，在第一方向和与第一方向垂直的第二方向上延伸，并包括在封装衬底的顶表面上的凹陷部分；焊接端子，在封装衬底的底表面上；下半导体芯片，在封装衬底的凹陷部分中，下半导体芯片包括下半导体芯片中的多个贯通结构；上半导体芯片，在下半导体芯片和封装衬底上，其中在第一方向上，上半导体芯片的宽度大于下半导体芯片的宽度；多个第一凸块，直接在封装衬底与上半导体芯片之间；多个第二凸块，直接在下半导体芯片与上半导体芯片之间；多个下凸块，在下半导体芯片以及封装衬底中的凹陷部分的底表面之间；以及底部填充层(under-fill layer)，在封装衬底与下半导体芯片之间的第一间隙中以及在封装衬底与上半导体芯片之间的第二间隙中，底部填充层覆盖下凸块和第一凸块。第一凸块可以包括第一焊接部和第一柱状图案。第二凸块可以包括第二焊接部和第二柱状图案。在第一方向上，第二柱状图案的间距可以小于第一柱状图案的间距。在第一方向上，第二柱状图案的宽度可以小于第一柱状图案中的每一个的宽度。

附图说明

图1A图示了示出根据一些示例实施例的半导体封装的平面图。

图1B图示了沿图1A的线I-II截取的截面图。

图1C图示了示出图1B的部分III的放大图。

图1D图示了示出根据一些示例实施例的半导体封装的截面图。

图2图示了示出根据一些示例实施例的第一凸块的布置的平面图。