[发明专利]半导体芯片的制造方法和用于该制造方法的掩模一体型表面保护带

说明书

本发明涉及半导体芯片的制造方法和用于该制造方法的掩模一体型表面保护带。一种半导体芯片的制造方法，其包括下述工序(a)～(d)。(a)在将掩模一体型表面保护带贴合于半导体晶片的图案面侧的状态下，对半导体晶片的背面进行磨削，将晶片固定带贴合于磨削后的背面，利用环形框进行固定的工序；(b)剥离表面保护带而使掩模材料层露出于表面后，使半导体晶片的切割道开口的工序；(c)通过等离子体照射而使半导体晶片单片化为芯片的等离子体切割工序；和(d)通过等离子体照射去除上述掩模材料层的灰化工序。

本申请是分案申请，其原申请的中国国家申请号为201680008788.8，申请日为2016年11月07日，发明名称为“半导体芯片的制造方法和用于该制造方法的掩模一体型表面保护带”。

技术领域

本发明涉及半导体芯片的制造方法和用于该制造方法的掩模一体型表面保护带。

背景技术

近来半导体芯片向薄膜化、小芯片化的发展显著，尤其是对于存储卡或智能卡这样的内置有半导体IC芯片的IC卡而言要求薄膜化，而且，对于LED、LCD驱动用器件等要求小芯片化。认为今后随着这些需要的增加，半导体芯片的薄膜化、小芯片化的需求会进一步提高。

这些半导体芯片可通过以下方式获得，即，将半导体晶片在背面研磨工序或蚀刻工序等中薄膜化成规定厚度后，经切割工序分割成各个芯片。在该切割工序中，使用通过切割刀片而切断的刀片切割方式。在刀片切割方式中，切断时刀片所引起的切削阻力直接施加到半导体晶片。因此，有时会因该切削阻力而使半导体芯片产生微小的缺损(碎片(chipping))。碎片产生不仅有损半导体芯片的外观，而且根据情况的不同有可能因抗弯强度不足而导致拾取时的芯片破损，甚至连芯片上的电路图案也会破损。另外，这种利用刀片进行的物理切割工序中，无法使作为芯片彼此的间隔的切口(kerf)(也称为切割线(scribeline)、切割道(street))的宽度窄于具有厚度的刀片宽度。其结果，能够由一片晶片取得的芯片的数量(收率)变少。此外，还存在晶片的加工时间长的问题。

除刀片切割方式以外，在切割工序中还利用各种方式。例如，包括下述DBG(先切割)方式，该方式鉴于使晶片薄膜化后进行切割的困难度，而先仅以规定的厚度在晶片形成槽，然后进行磨削加工，同时进行薄膜化与向芯片的单片化。根据该方式，虽然切口宽度与刀片切割工序相同，但具有芯片的抗弯强度提升从而能够抑制芯片破损的优点。

另外，包括利用激光进行切割的激光切割方式。根据激光切割方式，也有能够使切口宽度窄、且为干式工艺的优点。但存在因利用激光进行切断时的升华物而污染晶片表面的不良情况，有时需要利用规定的液状保护材料对晶片表面进行保护的前处理。另外，虽说为干式工艺，但尚未实现完全的干式工艺。而且，与刀片切割方式相比，激光切割方式能够使处理速度高速化。但是，在逐一生产线进行加工时并无变化，且在极小芯片的制造中相应地要花费时间。

另外，也有以水压进行切割的喷水(water jet)方式等使用湿式工艺的方式。在该方式中，在MEMS器件或CMOS传感器等需要高度地抑制表面污染的材料中有可能引起问题。另外，在切口宽度的窄小化方面存在限制，所得到的芯片的收率也低。

另外，还已知在晶片的厚度方向上通过激光而形成改性层，并扩张、分割而单片化的隐形切割(stealth dicing)方式。该方式具有能够使切口宽度为零、能利用干式进行加工的优点。然而，有因改性层形成时的热历史而使芯片抗弯强度降低的倾向，另外，在扩张、分割时有时会产生硅屑。此外，与相邻芯片的碰撞有可能引起抗弯强度不足。

此外，作为将隐形切割与先切割合并的方式，有应对窄划线宽度的芯片单片化方式，该方式在薄膜化之前先以规定的厚度形成改性层，然后从背面进行磨削加工而同时进行薄膜化与向芯片的单片化。该技术可改善上述工艺的缺点，在晶片背面磨削加工中利用应力将硅的改性层劈开而单片化，因此具有切口宽度为零而芯片收率高、抗弯强度也提升的优点。但是，由于在背面磨削加工中进行单片化，因而有时会发现芯片端面与相邻芯片碰撞而导致芯片角缺损的现象。