[发明专利]半导体存储器设备及其操作方法在审
申请号: | 202110897698.1 | 申请日: | 2021-08-05 |
公开(公告)号: | CN114724603A | 公开(公告)日: | 2022-07-08 |
发明(设计)人: | 林侊敃;李熙烈 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | G11C16/08 | 分类号: | G11C16/08;G11C16/14 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 李春辉 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 存储器 设备 及其 操作方法 | ||
本公开涉及半导体存储器设备及其操作方法。一种半导体存储器设备包括存储器块、外围电路和控制逻辑。存储器块包括连接到虚设字线的虚设存储器单元和连接到正常字线的正常存储器单元。外围电路对存储器块执行擦除操作。控制逻辑控制外围电路的操作。控制逻辑控制外围电路:响应于针对存储器块的擦除命令,对连接到虚设字线之中的第一虚设字线的第一虚设存储器单元执行预编程操作;并且在对第一虚设存储器单元的预编程操作之后,对连接到虚设字线之中的第二虚设字线的第二虚设存储器单元执行预编程操作。控制逻辑控制外围电路对正常存储器单元执行擦除操作。
本申请要求于2021年1月5日在韩国知识产权局提交的韩国专利申请号10-2021-0001138的优先权,该申请的整体公开内容通过引用并入本文。
技术领域
本公开总体上涉及电子设备,并且更具体地,涉及半导体存储器设备及其操作方法。
背景技术
半导体存储器设备可以形成为其中串平行于水平半导体衬底布置的二维结构,或者形成为其中串垂直于水平半导体衬底布置的三维结构。三维存储器设备是为了克服二维半导体存储器设备的集成程度的限制而设计的半导体存储器设备,并且可以包括垂直堆叠在半导体衬底上方的多个存储器单元。
发明内容
一些实施例涉及具有提高的可靠性的半导体存储器设备、和该半导体设备的操作方法。
依照本公开的一个实施例,一种半导体存储器设备包括:存储器块,包括连接到虚设字线的虚设存储器单元和连接到正常字线的正常存储器单元;外围电路,被配置成对存储器块执行擦除操作;以及控制逻辑,被配置成控制外围电路的操作。控制逻辑被配置成控制外围电路:响应于针对存储器块的擦除命令,对连接到虚设字线之中的第一虚设字线的第一虚设存储器单元执行预编程操作;在对第一虚设存储器单元的预编程操作之后,对连接到虚设字线之中的第二虚设字线的第二虚设存储器单元执行预编程操作;以及对正常存储器单元执行擦除操作。
存储器块可以包括连接到位线的漏极选择晶体管和连接到共用源极线的源极选择晶体管。第一虚设存储器单元可以位于正常存储器单元与漏极选择晶体管之间,并且第二虚设存储器单元可以位于正常存储器单元与源极选择晶体管之间。
在对第一虚设存储器单元的预编程操作期间,控制逻辑可以控制外围电路:向共用源极线施加接地电压,向第二虚设字线和正常字线施加编程通过电压,并且向第一虚设字线施加第一编程脉冲。
在对第二虚设存储器单元的预编程操作期间,控制逻辑控制外围电路:向共用源极线施加接地电压,向第一虚设字线和正常字线施加编程通过电压,并且向第二虚设字线施加第二编程脉冲。
第一编程脉冲可以具有与第二编程脉冲相同的电压幅度。
第一编程脉冲可以具有高于第二编程脉冲的电压。
第一编程脉冲可以具有低于第二编程脉冲的电压。
在对正常存储器单元的擦除操作期间,控制逻辑可以控制外围电路:向第一虚设字线和第二虚设字线施加擦除禁止电压,向正常字线施加擦除允许电压,并且向共用源极线施加擦除电压。
在对正常存储器单元的擦除操作期间,控制逻辑可以控制外围电路:使第一虚设字线和第二虚设字线浮置,向正常字线施加擦除允许电压,并且向共用源极线施加擦除电压。
在对第二虚设存储器单元执行预编程操作之后,控制逻辑可以控制外围电路对连接到虚设字线之中的第三虚设字线的第三虚设存储器单元执行预编程操作。
存储器块可以包括连接到位线的漏极选择晶体管和连接到共用源极线的源极选择晶体管。第一虚设存储器单元可以位于正常存储器单元与漏极选择晶体管之间,第二虚设存储器单元可以位于正常存储器单元之间,并且第三存储器单元可以位于正常存储器单元与源极选择晶体管之间。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110897698.1/2.html,转载请声明来源钻瓜专利网。