[发明专利]半导体存储器设备及其操作方法在审
申请号: | 202110897698.1 | 申请日: | 2021-08-05 |
公开(公告)号: | CN114724603A | 公开(公告)日: | 2022-07-08 |
发明(设计)人: | 林侊敃;李熙烈 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | G11C16/08 | 分类号: | G11C16/08;G11C16/14 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 李春辉 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 存储器 设备 及其 操作方法 | ||
1.一种半导体存储器设备,包括:
存储器块,包括连接到虚设字线的虚设存储器单元和连接到正常字线的正常存储器单元;
外围电路,被配置成对所述存储器块执行擦除操作;以及
控制逻辑,被配置成控制所述外围电路的操作,其中所述控制逻辑被配置成控制所述外围电路:
响应于针对所述存储器块的擦除命令,对连接到所述虚设字线之中的第一虚设字线的第一虚设存储器单元执行预编程操作;
在对所述第一虚设存储器单元的所述预编程操作之后,对连接到所述虚设字线之中的第二虚设字线的第二虚设存储器单元执行预编程操作;以及
对所述正常存储器单元执行擦除操作。
2.根据权利要求1所述的半导体存储器设备,其中所述存储器块包括:
漏极选择晶体管,连接到位线;以及
源极选择晶体管,连接到共用源极线,
其中所述第一虚设存储器单元位于所述正常存储器单元与所述漏极选择晶体管之间,以及
其中所述第二虚设存储器单元位于所述正常存储器单元与所述源极选择晶体管之间。
3.根据权利要求2所述的半导体存储器设备,其中在对所述第一虚设存储器单元的所述预编程操作期间,所述控制逻辑控制所述外围电路:
向所述共用电源线施加接地电压;
向所述第二虚设字线和所述正常字线施加编程通过电压;以及
向所述第一虚设字线施加第一编程脉冲。
4.根据权利要求3所述的半导体存储器设备,其中在对所述第二虚设存储器单元的所述预编程操作期间,所述控制逻辑控制所述外围电路:
向所述共用电源线施加接地电压;
向所述第一虚设字线和所述正常字线施加编程通过电压;以及
向所述第二虚设字线施加第二编程脉冲。
5.根据权利要求4所述的半导体存储器设备,其中所述第一编程脉冲具有与所述第二编程脉冲相同的电压幅度。
6.根据权利要求4所述的半导体存储器设备,其中所述第一编程脉冲具有高于所述第二编程脉冲的电压。
7.根据权利要求4所述的半导体存储器设备,其中所述第一编程脉冲具有低于所述第二编程脉冲的电压。
8.根据权利要求1所述的半导体存储器设备,其中在对所述正常存储器单元的所述擦除操作期间,所述控制逻辑控制所述外围电路:
向所述第一虚设字线和所述第二虚设字线施加擦除禁止电压;
向所述正常字线施加擦除允许电压;以及
向所述共用源极线施加擦除电压。
9.根据权利要求1所述的半导体存储器设备,其中在对所述正常存储器单元的所述擦除操作期间,所述控制逻辑控制所述外围电路:
使所述第一虚设字线和所述第二虚设字线浮置;
向所述正常字线施加擦除允许电压;以及
向所述共用源极线施加擦除电压。
10.根据权利要求1所述的半导体存储器设备,其中在对所述第二虚设存储器单元执行所述预编程操作之后,所述控制逻辑控制所述外围电路对连接到所述虚设字线之中的第三虚设字线的第三虚设存储器单元执行预编程操作。
11.根据权利要求10所述的半导体存储器设备,其中所述存储器块包括:
漏极选择晶体管,连接到位线;以及
源极选择晶体管,连接到共用源极线,
其中所述第一虚设存储器单元位于所述正常存储器单元与所述漏极选择晶体管之间,
其中所述第二虚设存储器单元位于所述正常存储器单元之间,以及
其中所述第三存储器单元位于所述正常存储器单元与所述源极选择晶体管之间。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110897698.1/1.html,转载请声明来源钻瓜专利网。