[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中结构包括：衬底；位于衬底上栅极结构；位于衬底内的源极开口和漏极开口；位于漏极开口内的电介质隔离层，电介质隔离层位于漏极开口的底部，且电介质隔离层的顶部表面低于衬底的顶部表面；位于源极开口内的源极掺杂层；位于漏极开口内的漏极掺杂层，漏极掺杂层位于电介质隔离层上。通过位于漏极开口内的电介质隔离层，能够利用电介质隔离层降低漏极掺杂层与衬底之间发生漏电的问题；由于源极开口内没有形成电介质隔离层，会使得形成的源极掺杂层的结构更加饱满，进而通过源极掺杂层为沟道区提供更高的外延应力，增强沟道区的载流子迁移率，以提升最终形成的半导体结构的电学性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET场效应管的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅极至少可以从两侧对超薄体(鳍部)进行控制，相比平面MOSFET器件，栅极对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有的集成电路制造具有更好的兼容性。

但是，现有技术半导体结构的电学性能有待提高。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，能够有效提升半导体结构的电学性能。

为解决上述问题，本发明提供一种半导体结构，包括：衬底，所述衬底上具有若干沟道层，若干所述沟道层沿所述衬底表面法线方向堆叠；位于所述衬底与所述沟道层之间或相邻所述沟道层之间的内侧墙；位于所述衬底上的栅极结构，所述栅极结构沿垂直于所述沟道层延伸方向包围若干所述沟道层；分别位于所述栅极结构两侧的源极开口和漏极开口，且所述源极开口和所述漏极开口的顶部表面低于所述衬底的顶部表面；位于所述漏极开口内的电介质隔离层，所述电介质隔离层位于所述漏极开口的底部，且所述电介质隔离层的顶部表面齐平于所述衬底的顶部表面；位于所述源极开口内的源极掺杂层，所述源极掺杂层的侧壁与所述内侧墙的侧壁共垂直面；位于所述漏极开口内的漏极掺杂层，所述漏极掺杂层位于所述电介质隔离层上，所述漏极掺杂层的侧壁与所述内侧墙的侧壁共垂直面。

可选的，所述栅极结构为金属栅极结构；所述金属栅极结构包围若干所述沟道层。

可选的，所述内侧墙的材料包括氮化硅。

可选的，所述电介质隔离层的材料包括氧化硅。

可选的，还包括：位于所述衬底上的隔离层，所述隔离层的顶部表面齐平于所述衬底的顶部表面。

相应的，本发明的技术方案中还提供了一种半导体结构的形成方法，包括：提供衬底，所述衬底上具有若干沟道层，若干所述沟道层沿所述衬底表面法线方向堆叠；在所述衬底上形成栅极结构，所述栅极结构沿垂直于所述沟道层延伸方向横跨若干所述沟道层；在所述栅极结构两侧分别形成源极开口和漏极开口，且所述源极开口和所述漏极开口的顶部表面低于所述衬底的顶部表面；在所述衬底与所述沟道层之间或相邻所述沟道层之间形成内侧墙；在所述漏极开口内形成电介质隔离层，所述电介质隔离层位于所述漏极开口的底部，且所述电介质隔离层的顶部表面齐平于所述衬底的顶部表面；在形成所述电介质隔离层之后，在所述源极开口内形成源极掺杂层，所述源极掺杂层的侧壁与所述内侧墙的侧壁共垂直面；在所述漏极开口内形成漏极掺杂层，所述漏极掺杂层位于所述电介质隔离层上，所述漏极掺杂层的侧壁与所述内侧墙的侧壁共垂直面。