[发明专利]半导体存储器件

说明书

一种半导体存储器件，包括：第一堆叠结构、第一支撑层、第二堆叠结构、块切割结构、以及在所述第二堆叠结构上并且由第二切割图案分开的第二支撑层。所述第一堆叠结构包括第一堆叠和第二堆叠，所述第二堆叠结构包括由所述块切割结构分开的第三堆叠和第四堆叠，所述第一支撑层在所述第一堆叠和所述第二堆叠上，所述第二支撑层在所述第三堆叠和所述第四堆叠上，第一切割图案包括所述块切割结构上并且连接所述第一支撑层和所述第二堆叠的第一连接，并且所述第二支撑层的所述第二切割图案包括所述块切割结构上并且连接设置在所述第三堆叠和所述第四堆叠上的所述第二支撑层的第二连接。

相关申请的交叉引用

本申请要求于2020年7月24日在韩国知识产权局递交的韩国专利申请No.10-2020-0092598的优先权，其全部公开内容通过引用合并于此。

技术领域

本发明构思的一些实施例涉及半导体存储器件。

背景技术

为了符合/满足消费者需要/希望的极好的/高的性能和低的价格，半导体存储器件的集成度增加。在二维或平面半导体存储器件的情况下，集成度由单位存储单元占据的面积确定。因此，最近已经开发了一种竖直设置单位存储单元的三维半导体存储器件。

此外，为了提高半导体元件的集成度，半导体存储器件中竖直地堆叠的字线的层的数量增加。因此，进行了针对堆叠了多个堆叠结构的多堆叠结构的研究。

发明内容

本发明构思的一些示例实施例提供了具有改进的产品可靠性的半导体存储器件和/或制造其的方法。

根据本发明构思的一些示例实施例，一种半导体存储器件，包括：衬底上的第一堆叠结构，所述第一堆叠结构包括在第一方向上堆叠的第一栅电极；所述第一堆叠结构上的第一支撑层，所述第一支撑层由第一切割图案隔开；所述第一支撑层上的第二堆叠结构，所述第二堆叠结构包括在所述第一方向上堆叠的第二栅电极；块切割结构，在与所述第一方向交叉的第二方向上延伸并且切割所述第二堆叠结构或所述第一堆叠结构中的至少一个；第二支撑层，在所述第二堆叠结构上并且由第二切割图案隔开；以及，沟道结构，包括穿透所述第一堆叠结构的下沟道结构、以及穿透所述第一支撑层和所述第二堆叠结构的上沟道结构。所述沟道结构在与所述第二方向交叉的第三方向上的上表面的宽度大于所述沟道结构在所述第三方向上的下表面的宽度，所述下沟道结构在所述第二方向上的最上表面的宽度大于所述上沟道结构在所述第二方向上的最下表面的宽度。所述第一堆叠结构包括由所述块切割结构至少部分地隔开的第一堆叠和第二堆叠。所述第二堆叠结构包括所述第一堆叠上的第三堆叠、以及所述第二堆叠上的第四堆叠，所述第三堆叠和所述第四堆叠由所述块切割结构分开。所述第一支撑层在所述第一堆叠和所述第二堆叠上。所述第二支撑层在所述第三堆叠和所述第四堆叠上。所述第一支撑层的所述第一切割图案包括所述块切割结构上的第一连接，所述第一连接将所述第一堆叠与所述第二堆叠上的所述第一支撑层相连接。所述第二支撑层的所述第二切割图案包括所述块切割结构上的第二连接，所述第二连接将所述第三堆叠与所述第四堆叠上的所述第二支撑层相连接。

根据本发明构思的一些示例实施例，一种半导体存储器件，包括：衬底上的第一堆叠结构，所述第一堆叠结构包括在第一方向上堆叠的第一栅电极；所述第一堆叠结构上的第一支撑层；所述第一堆叠结构上的第二堆叠结构，所述第二堆叠结构包括在所述第一方向上堆叠的第二栅电极；多个第一子切割结构，切割所述第一堆叠结构和所述第二堆叠结构并且在与所述第一方向交叉的第二方向上布置；第二子切割结构，在所述多个第一子切割结构内的并且在所述第二方向上彼此间隔开的第一子切割结构之间，所述第二子切割结构切割所述第二堆叠结构；沟道结构，所述沟道结构包括穿透所述第一堆叠结构的下沟道结构、以及穿透所述第一支撑层和所述第二堆叠结构的上沟道结构，其中，所述沟道结构的侧壁具有阶梯；以及，所述第二堆叠结构上的第二支撑层。所述第一支撑层包括所述多个第一子切割结构穿透的第一切割图案。所述第二支撑层包括显露所述多个第一子切割结构的上表面的至少一部分和显露所述第二子切割结构的第二切割图案。所述第一切割图案的面积不同于所述第二切割图案的面积。