[发明专利]半导体存储装置及其制作方法

说明书

本公开提供一种半导体存储装置及其制作方法，涉及半导体技术领域。该半导体存储装置包括：绝缘层；浮置体，形成于绝缘层的靠近上表面的区域内，多个浮置体间隔排列成至少一行或至少一列；有源区，形成于绝缘层以及浮置体的上表面，有源区包括沟道区、源极和漏极，源极和漏极位于沟道区的两侧，沟道区与多个浮置体接触；栅极，形成于沟道区上表面，栅极与沟道区接触，栅极对应同一行或同一列的多个浮置体；字线，形成于栅极的上表面，一个字线连接一个栅极。本公开可以提高半导体存储装置的集成度。

技术领域

本公开涉及半导体技术领域，具体而言，涉及一种半导体存储装置及其制作方法。

背景技术

为了满足消费者对优良性能以及低廉价格的需求，高集成度是半导体存储装置的发展方向。一般，集成度是由单位存储单元所占据面积决定的。

为了提高集成度，在传统的具有一个晶体管和一个电容器的存储单元基础上，提出了可大幅降低存储单元所占据面积的无电容器存储单元。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于克服上述现有技术中的不足，提供一种半导体存储装置及其制作方法，可提高半导体存储装置的集成度。

根据本公开的一个方面，提供一种半导体存储装置，包括：

绝缘层；

浮置体，形成于所述绝缘层的靠近上表面的区域内，多个所述浮置体间隔排列成至少一行或至少一列；

有源区，形成于所述绝缘层以及所述浮置体的上表面，所述有源区包括沟道区、源极和漏极，所述源极和所述漏极位于所述沟道区的两侧，所述沟道区与多个所述浮置体接触；

栅极，形成于所述沟道区上表面，所述栅极与所述沟道区接触，所述栅极对应同一行或同一列的多个所述浮置体；

字线，形成于所述栅极的上表面，所述字线连接所述栅极。

可选的，所述有源区包括多个子有源区，多个子有源区间隔设置，每个所述子有源区包括沟道区、源极和漏极，所述子有源区的沟道区与所述浮置体接触。

可选的，所述栅极包括：

栅氧化层，形成于所述沟道区上表面，所述栅氧化层与所述沟道区接触，每个所述栅氧化层对应同一行或同一列的所述浮置体；

栅金属层，形成于所述栅氧化层的上表面。

可选的，所述栅氧化层、所述栅金属层和所述字线在延伸方向的长度和宽度相同。

可选的，所述沟道区的掺杂浓度低于所述浮置体的掺杂浓度。

可选的，所述浮置体沿平行于所述绝缘层上表面的截面形状为方形、菱形和圆形。

可选的，还包括：

保护层，形成于所述字线和所述栅极的表面，及所述有源区的上表面；

隔离层，形成于所述保护层的表面，并填满所述字线之间的间隙；

第一导电体，贯穿所述隔离层和所述保护层并与所述源极接触；

第二导电体，贯穿所述隔离层和所述保护层并与所述漏极接触。

根据本公开的一个方面，提供一种半导体存储装置的制作方法，包括：

形成浮置体，多个所述浮置体间隔排列成至少一行或至少一列；

在所述浮置体表面形成有源区，并在所述有源区的两端部区域形成源极和漏极，所述源极和漏极之间的区域为沟道区，所述沟道区与多个所述浮置体接触；