[发明专利]半导体装置

说明书

一种半导体装置，包括：堆叠结构，其包括在竖直方向上间隔开的栅极层和层间绝缘层；沟道孔，其在竖直方向上穿透堆叠结构；核心区，其在沟道孔内延伸；沟道层，其设置在核心区的侧表面上；第一介电层、数据存储层和第二介电层，其设置在沟道层和栅极层之间；以及焊盘图案，其设置在核心区上、在沟道孔中、并且与沟道层接触。最上栅极层的第一部分的侧表面与沟道层的外侧表面之间的第一水平距离大于最上栅极层的第二部分的侧表面与焊盘图案的外侧表面之间的第二水平距离。

相关申请的交叉引用

本申请要求于2020年6月25日向韩国知识产权局提交的韩国专利申请No.10-2020-0077629的权益，出于所有目的，其全部公开内容通过引用合并于此。

技术领域

本发明构思涉及一种半导体装置。

背景技术

随着对半导体装置的高性能、高速度和/或多功能性的需求的增加，半导体装置的集成度正在提高。为了提高半导体装置的集成度，已经提出了在竖直方向上设置栅极的方法，而不是在二维平面上设置栅极。

发明内容

示例实施例提供了一种具有改善的电特性的半导体装置。

根据示例实施例，一种半导体装置包括：下部结构，其包括衬底和所述衬底上的电路元件；图案结构，其设置在所述下部结构上，并且包括下图案层、所述下图案层上的中间图案层、以及所述中间图案层上的上图案层；堆叠结构，其包括在竖直方向上交替地堆叠在所述图案结构上的栅极层和层间绝缘层；以及竖直存储器结构，其在所述竖直方向上穿透所述堆叠结构，并与所述图案结构接触。所述竖直存储器结构包括：核心区；沟道层，其在所述核心区的侧表面和底表面上；数据存储结构，其在所述沟道层的外侧表面和底表面上；和焊盘图案，其接触所述沟道层，并且在所述核心区上。所述数据存储结构包括第一介电层、第二介电层、以及所述第一介电层与所述第二介电层之间的数据存储层，所述第一介电层与所述栅极层相邻，并且所述第二介电层与所述沟道层接触，并且所述数据存储层的上端和所述第二介电层的上端在垂直于所述竖直方向的第一方向上与所述栅极层中的最上栅极层重叠。

根据示例实施例，一种半导体装置包括：图案结构；堆叠结构，其包括在竖直方向上彼此间隔开的栅极层和层间绝缘层，并且在所述图案结构上；沟道孔，其在所述竖直方向上穿透所述堆叠结构；核心区，其在所述沟道孔内沿所述竖直方向延伸；沟道层，其设置在所述核心区的侧表面上；第一介电层、数据存储层和第二介电层，其设置在所述沟道层和所述栅极层之间，所述第一介电层与所述栅极层相邻，并且所述第二介电层与所述沟道层接触；以及焊盘图案，其设置在所述核心区上、在所述沟道孔中、并且与所述沟道层接触。所述栅极层中的最上栅极层具有第一部分和所述第一部分上的第二部分，所述最上栅极层的第一部分和第二部分具有面向所述第一介电层的侧表面，并且所述第一部分的侧表面与所述沟道层的外侧表面之间的第一水平距离大于所述第二部分的侧表面与所述焊盘图案的外侧表面之间的第二水平距离。

根据示例实施例，一种半导体装置包括：衬底；多条字线，其在所述衬底上沿竖直方向彼此间隔开；一条或多条上选择栅极线，其设置在所述多条字线上；上擦除栅极线，其设置在所述一条或多条上选择栅极线上；竖直存储器结构，其在所述竖直方向上穿透所述多条字线、所述一条或多条上选择栅极线和所述上擦除栅极线；接触插塞，其电连接到所述竖直存储器结构，并且在所述竖直存储器结构上；以及位线，其设置在所述接触插塞之上，并电连接到所述接触插塞。所述竖直存储器结构包括核心区、所述核心区的侧表面和底表面上的沟道层、所述沟道层的外侧表面和底表面上的数据存储结构、以及设置在所述核心区上并具有与所述沟道层的上端接触的下表面的焊盘图案，所述数据存储结构包括第一介电层、第二介电层、以及所述第一介电层与所述第二介电层之间的数据存储层，所述第一介电层与所述一条或多条上选择栅极线以及所述上擦除栅极线相邻，并且所述第二介电层与所述沟道层接触，所述第一介电层延伸至所述焊盘图案与所述上擦除栅极线之间，所述焊盘图案在所述竖直方向上与所述数据存储层的上端和所述第二介电层的上端重叠，并且所述焊盘图案的下表面在水平方向上与所述上擦除栅极线重叠。

附图说明