[发明专利]一种基于FD GeOI工艺的新型CMOS反相器及其制备方法

说明书

本发明公开了一种基于FD GeOI工艺的新型CMOS反相器及其制备方法，上述反相器包括采用GeOI衬底的PMOS器件和NMOS器件，PMOS器件与NMOS器件的栅电极相互连接并作为整个CMOS反相器的输入端，PMOS器件与NMOS器件的漏极相互连接并作为整个CMOS反相器的输出端，PMOS器件的源电极接高电源端，NMOS器件的源电极接地；其中，NMOS器件为具有埋层结构的积累模式JLFET，PMOS为常规反型模式的MOSFET。本发明提供的CMOS反相器通过引入具有埋层结构的n型JLFET，使得PMOS器件和n型JLFET器件可采用同功函数的栅极金属，简化了CMOS的栅极设计，降低了工艺复杂度。同时，埋层结构的引入，还可抑制JLFET固有的GIDL效应，并降低了JLFET的阈值电压，有效减少了CMOS的功耗，改善了CMOS性能。

技术领域

本发明属于半导体集成电路技术领域，具体涉及一种基于FD GeOI工艺的新型CMOS反相器及其制备方法。

背景技术

CMOS反相器由于具有较大的噪声容限、极高的输入电阻、极低的静态功耗以及对噪声和干扰不敏感等优点，而被广泛应用于数字集成电路中。传统的CMOS反相器通常是由一个PMOS上拉器件和一个NMOS下拉器件组成。

随着集成电路不断发展，人们对器件性能的要求越来越高。为了提升器件的性能，提高工作速度，无结场效应晶体管(JLFET)逐渐被运用在CMOS中。无结场效应晶体管的源漏区和沟道区采用同种掺杂类型。在一定的栅压下，栅极产生的电场将从沟道底部开始吸引载流子，从沟道底部到沟道表面逐渐退出耗尽区，之后载流子在漏极电压下从源极漂移到漏极，形成电流。JLFET属于多数载流子参与的体导电，克服了传统MOSFET载流子迁移率损失的问题，电流驱动能力大大提升。

然而，由于JLFET沟道内不存在PN结，为了在0栅压下关断器件，必须使用与沟道呈现高功函数差的栅极金属排斥载流子以形成的空间电荷区来实现：n型JLFET采用高功函数金属、p型JLFET采用低功函数金属。也即，在CMOS中引入JLFET后，需要采用不同栅金属，从而增加了工艺复杂性。同时，高功函数差将使器件的阈值电压上升，削弱开态性能，在0栅压下也会产生GIDL效应，增大了CMOS的功耗，恶化了CMOS的性能。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种基于FD GeOI工艺的新型CMOS反相器及其制备方法。本发明要解决的技术问题通过以下技术方案实现：

一种基于FD GeOI工艺的新型CMOS反相器，包括采用GeOI衬底的PMOS器件和NMOS器件，所述PMOS器件与所述NMOS器件的栅电极相互连接并作为整个CMOS反相器的输入端，所述PMOS器件与所述NMOS器件的漏极相互连接并作为整个CMOS反相器的输出端，所述PMOS器件的源电极接高电源端，所述NMOS器件的源电极接地；其中，所述NMOS器件为具有埋层结构的n型JLFET。

在本发明的一个实施例中，所述具有埋层结构的n型JLFET包括：衬底；所述衬底上设有三个浅槽沟道隔离结构STI以将所述含埋层n型JLFET、所述PMOS和外界隔开；

所述衬底右侧表面设有第一源区、第一沟道区和第一漏区，所述第一源区和所述第一漏区分别位于所述第一沟道区的两端，所述第一源区和所述第一漏区上方分别对应设有第一源电极和漏电极；

所述第一沟道区与所述衬底交界处设有埋层，所述埋层起始于所述第一沟道区与所述第一源区的交界处，且所述埋层长度小于所述第一沟道区的长度；

所述第一沟道区上方设有第一栅极结构；所述第一栅极结构包括第一栅电极和位于所述第一栅电极和所述第一沟道区之间的第一栅介质层。

在本发明的一个实施例中，所述埋层为p型重掺杂区域，其掺杂浓度高于所述第一沟道区的掺杂浓度；且所述埋层与所述第一沟道区异型掺杂以形成衬底PN结。