[发明专利]一种基于FD GeOI工艺的新型CMOS反相器及其制备方法

权利要求书

1.一种基于FD GeOI工艺的新型CMOS反相器，其特征在于，包括采用GeOI衬底的PMOS器件和NMOS器件，所述PMOS器件与所述NMOS器件的栅电极相互连接并作为整个CMOS反相器的输入端，所述PMOS器件与所述NMOS器件的漏极相互连接并作为整个CMOS反相器的输出端，所述PMOS器件的源电极接高电源端，所述NMOS器件的源电极接地；其中，所述NMOS器件为具有埋层结构的n型JLFET。

2.根据权利要求1所述的新型CMOS反相器，其特征在于，所述具有埋层结构的n型JLFET包括：衬底(10)；所述衬底(10)上设有三个浅槽沟道隔离结构STI(11-13)以将所述含埋层n型JLFET、所述PMOS和外界隔开；

所述衬底(10)右侧表面设有第一源区(20)、第一沟道区(30)和第一漏区(40)，所述第一源区(20)和所述第一漏区(40)分别位于所述第一沟道区(30)的两端，所述第一源区(20)和所述第一漏区(40)上方分别对应设有第一源电极(21)和漏电极(41)；

所述第一沟道区(30)与所述衬底(10)交界处设有埋层(31)，所述埋层(31)起始于所述第一沟道区(30)与所述第一源区(20)的交界处，且所述埋层(31)长度小于所述第一沟道区(30)的长度；

所述第一沟道区(30)上方设有第一栅极结构(50)；所述第一栅极结构(50)包括第一栅电极(51)和位于所述第一栅电极(51)和所述第一沟道区(30)之间的第一栅介质层(52)。

3.根据权利要求2所述的新型CMOS反相器，其特征在于，所述埋层(31)为p型重掺杂区域，其掺杂浓度高于所述第一沟道区(30)的掺杂浓度；且所述埋层(21)与所述第一沟道区(30)异型掺杂以形成衬底PN结。

4.根据权利要求3所述的新型CMOS反相器，其特征在于，所述第一沟道区(30)厚度小于所述埋层(31)与所述第一沟道(30)形成的PN结在所述沟道区(30)内的空间电荷区厚度，以保证在无外加栅压时沟道的有效关断。

5.根据权利要求2所述的新型CMOS反相器，其特征在于，所述第一沟道区(30)内还设有LDD区(32)，所述LDD区(32)位于所述第一沟道区(30)和所述第一漏区(40)之间的交界处，且为n型轻掺杂区。

6.根据权利要求2所述的新型CMOS反相器，其特征在于，所述LDD区(32)距所述埋层(31)的距离L_gap不小于30nm。

7.根据权利要求2所述的新型CMOS反相器，其特征在于，所述第一源区(20)和所述第一漏区(40)都为n型均匀重掺杂，且两者掺杂浓度相同；

所述第一沟道区(30)为n型均匀重掺杂，且其掺杂浓度低于所述第一源区(40)的掺杂浓度。

8.根据权利要求2所述的新型CMOS反相器，其特征在于，所述PMOS器件包括所述衬底(10)，所述衬底(10)左侧表面设置有第二源区(70)、第二沟道区(80)和第二漏区(90)，所述第二源区(70)和所述第二漏区(90)分别位于所述第二沟道区(80)的两端；

所述第二源区(70)上方设有第二源电极(71)；所述第二漏区(90)上方和所述第一漏区(40)上方共用一个漏电极(41)；

所述第二沟道区(80)上方设有第二栅极结构(100)；所述第二栅极结构(100)包括第二栅电极(101)和位于所述第二栅电极(101)和所述第二沟道区(80)之间的第二栅介质层(102)；其中，

所述第一栅电极(51)和所述第二栅电极(101)分别通过第一通孔(180)和第二通孔(150)与输入电极(190)连接；

所述漏电极(41)通过第三通孔(130)与输出电极(140)连接；

所述第一源电极(21)通过第四通孔(160)和第一金属互连线(170)接地；

所述第二源电极(71)通过第五通孔(110)和第二金属互连线(120)连接电源。