[发明专利]3D存储器中的堆叠连接件及其制造方法

说明书

公开了三维存储器件架构和制造方法的实施例。在示例中，存储器件包括其上具有第一叠层的衬底。第一叠层包括交替的导体层和绝缘体层。第二叠层设置在第一叠层之上，其中第二叠层还包括交替的导体层和绝缘体层。一个或多个垂直结构延伸穿过第一叠层。导电材料设置在一个或多个垂直结构的顶表面上。一个或多个第二垂直结构延伸穿过第二叠层并穿过导电材料的一部分。

背景技术

本公开的实施例涉及三维(3D)存储器件及其制造方法。

闪存器件经历了快速发展。闪存器件可以在相当长的时间内存储数据而无需供电(即，它们是非易失性存储器的一种形式)，并且具有诸如高集成度、快速访问、易于擦除和重写的优点。为了进一步提高位密度并降低闪存器件的成本，已经开发出三维NAND闪存器件。

三维NAND闪存器件包括布置在衬底之上的栅电极的堆叠层，其中多个半导体沟道穿过并交叉字线，到p型和/或n型注入衬底。底部/下部栅电极用作底部/下部选择栅(BSG)。顶部/上部栅电极用作顶部/上部选择栅(TSG)。后段工序(BEOL)金属起着位线(BL)的作用。顶部/上部选择栅电极和底部/下部栅电极之间的字线/栅电极用作字线(WL)。字线和半导体沟道的交叉点形成存储单元。WL和BL通常彼此垂直放置(例如，在X方向和Y方向上)，并且TSG在垂直于WL和BL两者的方向上放置(例如，在Z方向上)。

发明内容

因此，本文公开了三维存储器件架构和制造方法的实施例。所公开的用于在堆叠的存储结构之间形成连接件的结构和方法提供了许多益处，包括但不限于堆叠的存储结构之间的改善的对准公差和优异的蚀刻停止能力。

在一些实施例中，第一存储器件包括其上具有第一叠层的衬底。第一叠层包括交替的导体层和绝缘体层。第二叠层设置在第一叠层之上，其中第二叠层还包括交替的导体层和绝缘体层。一个或多个垂直结构延伸穿过第一叠层。导电材料设置在一个或多个垂直结构的顶表面上。一个或多个第二垂直结构延伸穿过第二叠层并穿过导电材料的一部分。

在一些实施例中，第二存储器件包括其上具有第一叠层的衬底。第一叠层包括交替的导体层和绝缘体层。第二叠层设置在第一叠层之上，其中第二叠层还包括交替的导体层和绝缘体层。一个或多个垂直结构延伸穿过第一叠层。导电材料设置在一个或多个垂直结构的顶表面上。一个或多个第二垂直结构延伸穿过第二叠层并邻接导电材料的顶表面。

在一些实施例中，第三存储器件包括其上具有第一叠层的衬底。第一叠层包括交替的导体层和绝缘体层。一个或多个垂直结构延伸穿过第一叠层。导电材料设置在一个或多个垂直结构的顶表面上。绝缘层设置在第一叠层之上和导电材料之上。第二叠层设置在绝缘层之上，其中第二叠层还包括交替的导体层和绝缘体层。一个或多个第二垂直结构延伸穿过第二叠层并穿过绝缘层以邻接导电材料的顶表面。

在一些实施例中，一个或多个第一垂直结构包括一个或多个第一NAND串，并且一个或多个第二垂直结构包括一个或多个第二NAND串。

在一些实施例中，一个或多个第一NAND串和一个或多个第二NAND串中的每一个包括围绕芯绝缘材料的多个层。

在一些实施例中，多个层包括由第一氧化物层、氮化物层、第二氧化物层和多晶硅层组成的堆叠层。

在一些实施例中，源自导电材料的掺杂体存在于与导电材料相邻的多晶硅层的部分中。

在一些实施例中，导电材料包括掺杂的多晶硅。

在一些实施例中，导电材料的一部分围绕一个或多个第二垂直结构的下端。

在一些实施例中，绝缘层包括氧化铝。

在一些实施例中，绝缘层围绕一个或多个第二垂直结构的下端。