[发明专利]封装结构及其制造方法

说明书

本发明提供一种封装结构及其制造方法，所述封装结构包括重布线路层、第一芯片、介电体、第一连接线路、图案化绝缘层、第二芯片以及第三芯片。第一芯片配置于重布线路层上且电连接重布线路层。介电体位于重布线路层上且包覆第一芯片。第一连接线路位于介电体上且电连接重布线路层。图案化绝缘层覆盖第一连接线路。部分的图案化绝缘层嵌入介电体。第二芯片配置于介电体上且电连接于第一连接线路。第三芯片配置于重布线路层上且相对于第一芯片。第三芯片电连接重布线路层。

技术领域

本发明涉及一种封装结构及其制造方法，尤其涉及一种具有多个芯片的封装结构及其制造方法。

背景技术

为了使得电子产品能达到轻薄短小的设计，半导体封装技术亦跟着日益进展，以发展出符合小体积、重量轻、高密度以及在市场上具有高竞争力等要求的产品。

而在具有多个芯片的芯片封装结构中，如何在提升封装结构的制造效率，且仍具有良好的质量及良率，实已成目前亟欲解决的课题。

发明内容

本发明提供一种芯片封装结构及芯片封装结构的制造方法，其可以集成(integrated)多个芯片且具有良好的质量及良率。

本发明的封装结构包括重布线路层、第一芯片、介电体、第一连接线路、图案化绝缘层、第二芯片以及第三芯片。第一芯片配置于重布线路层上且电连接重布线路层。介电体位于重布线路层上且包覆第一芯片。第一连接线路位于介电体上且电连接重布线路层。图案化绝缘层覆盖第一连接线路。部分的图案化绝缘层嵌入介电体。第二芯片配置于介电体上且电连接于第一连接线路。第三芯片配置于重布线路层上且相对于第一芯片。第三芯片电连接重布线路层。

本发明的封装结构的制造方法包括以下步骤：形成重布线路层于载板上；配置第一芯片于重布线路层上以电连接重布线路层；形成介电体于载板上，以覆盖第一芯片；形成第一连接线路于载板上，且部分的第一连接线路贯穿介电体以电连接重布线路层；形成图案化绝缘层于载板上，以覆盖第一连接线路且嵌入介电体；配置第二芯片于介电体上且电连接于第一连接线路；以及移除载板，以配置第三芯片于重布线路层上且相对于第一芯片，且第三芯片电连接重布线路层。

基于上述，本发明的芯片封装结构及芯片封装结构的制造方法集成了多个芯片且具有良好的质量及良率。

附图说明

图1A至图1H是依照本发明的第一实施例的一种封装结构的部分制造方法的部分剖视示意图；

图1I是依照本发明的第一实施例的一种封装结构的剖视示意图；

图1J是依照本发明的第一实施例的一种封装结构的部分剖视示意图；

图2是依照本发明的第二实施例的一种封装结构的剖视示意图；

图3是依照本发明的第三实施例的一种封装结构的剖视示意图。

附图标记说明

100、200、300：封装结构；

110：第一芯片；

110a：第一主动面；

110b：第一背面；

110c：第一侧面；

120：第二芯片；

120a：第二主动面；

120b：第二背面；

120c：第二侧面；

130：第三芯片；

130a：第三主动面；

130b：第三背面；

130c：第三侧面；