[发明专利]半导体结构的形成方法

说明书

本申请提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括层叠分布的第一掩膜层和非晶硅材料层；刻蚀所述非晶硅材料层，形成间隔分布的第一线槽和非晶硅层；在所述第一线槽的侧壁和底面以及所述非晶硅层表面依次形成第二掩膜材料层、第三掩膜材料层；回刻蚀所述第三掩膜材料层，并停止在所述第二掩膜材料层表面，形成第三掩膜层，所述第三掩膜层位于所述非晶硅层侧壁的第二掩膜材料层表面；去除所述第一线槽底面和所述非晶硅层表面的第二掩膜材料层，形成第二掩膜层；去除所述非晶硅层，形成第二线槽。本申请技术方案的半导体结构的形成方法能够减少金属线的缺陷，提高器件性能。

技术领域

本申请涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。

背景技术

随着半导体技术的发展，半导体结构的设计尺寸越来越小，细微的工艺变化都可能造成缺陷的产生，特别在是7nm以下的技术中尤为明显。随着后道(backend of line，BEOL)工艺中金属线的定义由干法刻蚀转向湿法刻蚀，金属线的定义变得越来越复杂，目前是通过湿法刻蚀工艺刻蚀非晶硅来对金属线进行定义。

在湿法刻蚀非晶硅之前，通常还会进行其他的刻蚀工艺，这些刻蚀工艺容易造成非晶硅表面的损伤或者会在非晶硅表面形成硅氧键或硅钛键，造成非晶硅刻蚀不完全，使形成的金属线具有缺陷。

发明内容

本申请要解决的技术问题是提供一种半导体结构的形成方法，能够减少金属线的缺陷，提高器件性能。

为解决上述技术问题，本申请提供了一种半导体结构的形成方法，包括：提供衬底，所述衬底包括层叠分布的第一掩膜层和非晶硅材料层；刻蚀所述非晶硅材料层，形成间隔分布的第一线槽和非晶硅层；在所述第一线槽的侧壁和底面以及所述非晶硅层表面依次形成第二掩膜材料层、第三掩膜材料层；回刻蚀所述第三掩膜材料层，并停止在所述第二掩膜材料层表面，形成第三掩膜层，所述第三掩膜层位于所述非晶硅层侧壁的第二掩膜材料层表面；去除所述第一线槽底面和所述非晶硅层表面的第二掩膜材料层，形成第二掩膜层；去除所述非晶硅层，形成第二线槽。

在本申请实施例中，形成所述第二掩膜材料层之前，还包括：收集并分析所述第一线槽的关键尺寸，确定所述第二掩膜材料层的厚度。

在本申请实施例中，刻蚀所述非晶硅材料层，形成间隔分布的第一线槽和非晶硅层的工艺包括：在所述非晶硅材料层表面形成图案化的光刻胶层；以所述图案化的光刻胶层为掩膜进行离子注入，在所述非晶硅材料层中形成掺杂区和非掺杂区；去除所述图案化的光刻胶层，采用干法刻蚀工艺刻蚀所述非晶硅材料层，其中所述非掺杂区的非晶硅材料层被刻蚀，形成第一线槽，所述掺杂区的非晶硅材料层形成非晶硅层。

在本申请实施例中，所述离子注入采用P型离子，且所述P型离子的掺杂浓度为1.2×10¹⁵原子/cm²～1.6×10¹⁵原子/cm²。

在本申请实施例中，所述干法刻蚀工艺的气体包括HBr和Cl₂，气体流量为250sccm～400sccm。

在本申请实施例中，形成间隔分布的第一线槽和非晶硅层之后，还包括：采用第一清洗工艺清洗所述非晶硅层表面，其中所述第一清洗工艺的清洗液包括氢氟酸的水溶液，且氢氟酸和水的体积比为1∶(200-1000)，清洗时间为30秒-60秒。

在本申请实施例中，形成所述第二掩膜材料层的工艺为原子层沉积、物理气相沉积或者化学气相沉积。

在本申请实施例中，所述第二掩膜层的厚度为30埃-50埃。

在本申请实施例中，所述第二掩膜层的材料包括氧化硅和氮化硅中的至少一种。

在本申请实施例中，所述第三掩膜层的材料包括氧化钛和氮化硅中的至少一种。

在本申请实施例中，所述第三掩膜层的厚度为150埃-200埃。