[发明专利]一种多芯片封装结构及封装方法在审
| 申请号: | 202110559946.1 | 申请日: | 2021-05-21 |
| 公开(公告)号: | CN113327918A | 公开(公告)日: | 2021-08-31 |
| 发明(设计)人: | 沈鹏飞;邱胜峰 | 申请(专利权)人: | 通富微电子股份有限公司技术研发分公司 |
| 主分类号: | H01L25/07 | 分类号: | H01L25/07;H01L23/10;H01L23/13;H01L21/50 |
| 代理公司: | 北京中知法苑知识产权代理有限公司 11226 | 代理人: | 李明;赵吉阳 |
| 地址: | 226010 江苏省*** | 国省代码: | 江苏;32 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 芯片 封装 结构 方法 | ||
1.一种多芯片封装结构,其特征在于,包括基板、依次堆叠设置在所述基板上的第一芯片和第二芯片以及包覆所述第一芯片和所述第二芯片的塑封层,所述第一芯片和所述第二芯片均与所述基板电连接;其中,
所述基板包括位于所述基板四周的布线区域和位于所述基板中间的非布线区域,所述非布线区域设置有凹槽,所述第一芯片设置在所述凹槽内。
2.根据权利要求1所述的多芯片封装结构,其特征在于,所述凹槽底壁横截面尺寸小于所述凹槽顶壁横截面尺寸。
3.根据权利要求2所述的多芯片封装结构,其特征在于,所述凹槽的横截面尺寸自其顶壁向底壁依次减小。
4.根据权利要求1至3任一项所述的多芯片封装结构,其特征在于,所述凹槽的深度为所述基板厚度的1/3~1/2。
5.根据权利要求1至3任一项所述的多芯片封装结构,其特征在于,还包括粘接层和键合引线,所述粘接层夹设在所述第一芯片和所述凹槽底壁之间,所述键合引线的两端分别电连接所述第一芯片和所述基板。
6.根据权利要求1至3任一项所述的多芯片封装结构,其特征在于,还包括第一焊球,所述第一焊球夹设在所述第一芯片和所述凹槽底壁之间,所述第一焊球的两端分别电连接所述第一芯片和所述基板。
7.根据权利要求1至3任一项所述的多芯片封装结构,其特征在于,还包括导电凸块和第二焊球;
所述导电凸块设置在所述布线区域;
所述第二焊球夹设在所述导电凸块和所述第二芯片之间,所述第二焊球的两端分别电连接所述第二芯片和所述导电凸块。
8.根据权利要求1至3任一项所述的多芯片封装结构,其特征在于,所述塑封层包括第一塑封层和第二塑封层,所述第一塑封层包覆所述第一芯片,所述第二塑封层包覆所述第二芯片。
9.一种多芯片封装方法,其特征在于,所述封装方法包括:
提供基板,所述基板包括位于所述基板四周的布线区域和位于所述基板中间的非布线区域;
在所述非布线区域形成凹槽;
在所述基板上形成依次堆叠的第一芯片和第二芯片,所述第一芯片和所述第二芯片均与所述基板电连接,其中,所述第一芯片设置在所述凹槽内;
形成塑封层,所述塑封层包覆所述第一芯片和所述第二芯片。
10.根据权利要求9所述的封装方法,其特征在于,所述第一芯片设置在所述凹槽内,包括:
先在所述凹槽内形成粘接层,之后在所述粘接层上形成所述第一芯片,再之后形成键合引线,所述键合引线的两端分别电连接所述第一芯片和所述基板;或,
先在所述第一芯片的背面形成第一焊球,之后将所述第一芯片通过所述第一焊球倒装在所述凹槽内。
11.根据权利要求9或10所述的封装方法,其特征在于,所述方法还包括:
在所述布线区域形成导电凸块;
在所述第二芯片的背面形成第二焊球,将所述第二芯片通过所述第二焊球倒装在所述导电凸块上。
12.根据权利要求11所述的封装方法,其特征在于,所述形成塑封层,包括:
在所述凹槽内形成所述第一芯片后,进行第一次塑封,形成第一塑封层,所述第一塑封层包覆所述第一芯片和所述导电凸块;
打磨所述第一塑封层,使得所述第一塑封层裸露出所述导电凸块;
在形成第二芯片后,进行第二次塑封,形成第二塑封层,所述第二塑封层包覆所述第二芯片。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于通富微电子股份有限公司技术研发分公司,未经通富微电子股份有限公司技术研发分公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110559946.1/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类





