[发明专利]集成芯片及其形成方法在审
申请号: | 202110507106.0 | 申请日: | 2021-05-10 |
公开(公告)号: | CN114695310A | 公开(公告)日: | 2022-07-01 |
发明(设计)人: | 谢得贤;张宇行;陈益民 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L23/528 | 分类号: | H01L23/528;H01L23/532;H01L21/768 |
代理公司: | 南京正联知识产权代理有限公司 32243 | 代理人: | 顾伯兴 |
地址: | 中国台湾新竹科*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 集成 芯片 及其 形成 方法 | ||
1.一种集成芯片,包括:
导电结构,配置在衬底或第一介电层内;
第一阻挡层,配置在所述导电结构的最外部侧壁和底部表面上;
第二阻挡层,配置在所述第一阻挡层的外部表面上,其中所述第二阻挡层将所述第一阻挡层与所述衬底或所述第一介电层隔开;
第二介电层,配置在所述衬底或所述第一介电层上方;以及
通孔结构,延伸穿过所述第二介电层,直接配置在所述第一阻挡层和所述第二阻挡层的最顶部表面上方,且通过所述第一阻挡层和所述第二阻挡层电耦合到所述导电结构。
2.根据权利要求1所述的集成芯片,其中所述通孔结构直接接触所述第一阻挡层和所述第二阻挡层的所述最顶部表面。
3.根据权利要求1所述的集成芯片,还包括:
第三阻挡结构,配置在所述通孔结构的最外部侧壁和底部表面上,其中所述第三阻挡结构直接接触所述第一阻挡层和所述第二阻挡层的所述最顶部表面。
4.根据权利要求1所述的集成芯片,其中所述第一阻挡层包括第一导电材料,其中所述第二阻挡层包括第二导电材料,其中所述导电结构包括第三导电材料,且其中所述第一导电材料和所述第二导电材料比所述第三导电材料更抗氧化。
5.根据权利要求1所述的集成芯片,还包括:
第三介电层,配置在所述通孔结构上方;
额外导电结构,延伸穿过所述第三介电层且电耦合到所述通孔结构;
第三阻挡层,配置在所述额外导电结构的最外部侧壁和底部表面上,其中所述第三阻挡层包括与所述第一阻挡层相同的材料;以及
第四阻挡层,配置在所述第三阻挡层的外部表面上,其中所述第四阻挡层将所述第三阻挡层与所述第三介电层和所述通孔结构隔开。
6.根据权利要求1所述的集成芯片,还包括:
源极区,位于所述衬底内且位于所述导电结构的第一侧上;以及
漏极区,位于所述衬底内且位于所述导电结构的第二侧上,
其中所述源极区和所述漏极区通过所述第一阻挡层和所述第二阻挡层与所述导电结构间隔开。
7.根据权利要求1所述的集成芯片,其中所述通孔结构的最底部表面直接上覆于所述导电结构的顶部表面。
8.根据权利要求1所述的集成芯片,其中所述导电结构的顶部表面由所述第二介电层完全覆盖。
9.一种集成芯片,包括:
导电结构,配置在衬底或第一介电层内;
第一阻挡层,配置在所述导电结构的最外部侧壁和底部表面上;
第二阻挡层,配置在所述第一阻挡层的外部表面上,其中所述第二阻挡层将所述第一阻挡层与所述衬底或所述第一介电层隔开;
第二介电层,配置在所述衬底或所述第一介电层上方;以及
通孔结构,延伸穿过所述第二介电层,具有直接配置在所述第一阻挡层和所述第二阻挡层的最顶部表面上方的最底部表面,且电耦合到所述导电结构,
其中所述第一阻挡层和所述第二阻挡层包括比所述导电结构的材料更抗氧化的材料。
10.一种集成芯片的形成方法,包括:
在衬底或第一介电层内形成第一开口;
在所述第一开口内形成第一阻挡层;
在所述第一阻挡层上方且在所述第一开口内形成第二阻挡层;
在所述第二阻挡层上方形成导电结构以填充所述第一开口;
在所述导电结构上方形成第二介电层;
在所述第二介电层内形成第二开口,其中所述第二开口暴露所述第一阻挡层和所述第二阻挡层的最顶部表面;以及
在所述第二开口内且在所述第一阻挡层和所述第二阻挡层的所述最顶部表面上方形成通孔结构。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110507106.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:形成集成芯片的方法及处理工具
- 下一篇:制造带切割螺纹孔的工件的方法