[发明专利]半导体器件及其制备方法

说明书

本发明提供一种半导体器件及其制备方法，该半导体器件包括：衬底，所述衬底上形成有栅极沟槽和隔离沟槽；覆盖于所述栅极沟槽与所述隔离沟槽的内表面上并覆盖于所述衬底表面的栅介电层；覆盖于所述栅介电层表面的阻挡层；覆盖于所述阻挡层上方并充满所述栅极沟槽与所述隔离沟槽的导电金属层，所述导电金属层使用包括钨元素和银元素的金属化合物。本发明的半导体器件具有低电阻的埋栅结构。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其制备方法。

背景技术

为应对半导体器件的高度集成化，晶体管的趋势是采用立体结构，以确保有效的沟道长度，DRAM存储器中可以采用埋栅(buried gate)结构来达到这一目的。但是当器件尺寸进入10nm级后，埋栅结构的金属栅所占据的有效面积减少，导致器件的栅电阻难以维持低电阻。因此如何保证埋栅结构的金属栅具有低电阻性成为必须解决的技术难题。

发明内容

为解决上述问题，本发明提供了一种半导体器件及其制备方法，具有低电阻的埋栅结构。

第一方面，本发明提供一种半导体器件，包括：

衬底，所述衬底上形成有栅极沟槽和隔离沟槽；

栅介电层，覆盖于所述栅极沟槽与所述隔离沟槽的内表面上并覆盖于所述衬底表面；

阻挡层，覆盖于所述栅介电层表面；

导电金属层，覆盖于所述阻挡层上方并充满所述栅极沟槽与所述隔离沟槽，所述导电金属层使用包括钨元素和银元素的金属化合物。

可选地，所述金属化合物为Ag(x)W(y)C，其中x、y分别表示银元素和钨元素所占的质量百分比，10％≤x≤50％。

可选地，所述栅介电层为SiO₂、ZrO₂和HfO中的一种或者几种的混合。

可选地，所述阻挡层为TiN、TaN和WN中的任一种。

第二方面，本发明提供一种半导体器件的制备方法，包括：

提供衬底，在所述衬底上形成栅极沟槽和隔离沟槽；

形成栅介电层，所述栅介电层覆盖于所述栅极沟槽与所述隔离沟槽的内表面上并覆盖于所述衬底表面；

形成阻挡层，所述阻挡层覆盖于所述栅介电层表面；

形成导电金属层，所述导电金属层覆盖于所述阻挡层上方并充满所述栅极沟槽与所述隔离沟槽，所述导电金属层使用包括钨元素和银元素的金属化合物。

可选地，所述金属化合物为Ag(x)W(y)C，其中x、y分别表示银元素和钨元素所占的质量百分比，10％≤x≤50％。

可选地，形成导电金属层的步骤通过原子层沉积的方式实现，包括：

向反应室中循环脉冲通入含钨元素的第一金属有机前驱体、还原剂前驱体、含银元素的第二金属有机前驱体以及还原剂前驱体。

可选地，所述含钨元素的第一金属有机前驱体使用WF₆、WCl₃、W(CO)₆或者W(Cp)₂H₂。

可选地，所述含银元素的第二金属有机前驱体使用Ag(fod)(PEt3)或者(NHC)Ag(btsa)。

可选地，所述还原剂前驱体使用NH₃、N₂、H₂、He、Ar和N₂O中的一种或多种的混合。