[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中，半导体结构包括：第一衬底，所述第一衬底包括第一面和第二面，所述第一衬底包括若干有源区，若干所述有源区沿第一方向排列并平行于第二方向；位于所述第一衬底内的多个字线栅结构，多个所述字线栅结构沿第一方向贯穿若干所述有源区；位于所述有源区内的多个第一掺杂区，所述第一面暴露所述第一掺杂区，各字线栅结构的两侧分别具有1个第一掺杂区；位于所述有源区内的多个第二掺杂区，所述第二面暴露所述第二掺杂区；位于所述第一面上的若干位线，每个位线与1个有源区上的第一掺杂区电连接；位于所述第二面上的多个电容，每个电容与1个第二掺杂区电连接。所述半导体结构能够使存储器的集成度高且性能好。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着现今科技快速的发展，半导体存储器被广泛地应用于电子装置中。动态随机存取存储器(dynamic random access memory，DRAM)属于一种挥发性存储器，对于储存大量数据的应用而言，动态随机存取存储器是最常被利用的解决方案。

通常，动态随机存取存储器是由多个存储单元构成，每一个存储单元主要是由一个晶体管与一个由晶体管所操控的电容所构成，且每一个存储单元通过字线与位线彼此电连接。

然而，现有的存储单元中，由于晶体管的沟道方向是沿着衬底表面的方向，因此，一方面，晶体管中的沟道以及沟道两侧的源/漏占用对衬底表面的占用面积非常大，导致存储器的集成度低，另一方面，通常一个沟道对应一个电容，导致写入数据时的电流小、性能差。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，以使存储器的集成度高且性能好。

为解决上述技术问题，本发明的技术方案提供一种半导体结构，包括：第一衬底，所述第一衬底包括相对的第一面和第二面，所述第一衬底包括相互分立的若干有源区，若干所述有源区沿第一方向排列并平行于第二方向，所述第一方向和第二方向互相垂直；位于所述第一衬底内的多个字线栅结构，多个所述字线栅结构沿第二方向排列，并且，多个所述字线栅结构沿第一方向贯穿若干所述有源区；位于所述有源区内的多个第一掺杂区，所述第一面暴露所述第一掺杂区，所述第一掺杂区沿第二方向排列，各字线栅结构的两侧分别具有1个第一掺杂区；位于所述有源区内的多个第二掺杂区，多个第二掺杂区之间相互分立，所述第二面暴露所述第二掺杂区，并且，所述有源区内的字线栅结构在第二面的投影，与所述第二掺杂区在所述第二面的投影至少部分重合；位于所述第一面上的若干位线，每个位线与1个有源区上的第一掺杂区电连接；位于所述第二面上的多个电容，每个电容与1个第二掺杂区电连接。

可选的，还包括：多个电容导电结构，每个电容导电结构分别与1个电容、以及1个第二掺杂区连接。

可选的，还包括：所述电容在第二面上的投影与所述第二掺杂区至少部分重合。

可选的，还包括：位于每个第一掺杂区上的第一导电结构，每个位线与1个有源区上的第一导电结构连接。

可选的，还包括：与第一衬底键合的第二衬底，所述第二衬底表面朝向第一面。

可选的，所述第二衬底内具有逻辑电路，所述逻辑电路分别与所述字线栅结构和位线电连接。

可选的，还包括：位于相邻的有源区之间的第一隔离结构，所述第一隔离结构间隔开相邻的有源区。

可选的，还包括：位于有源区内的多个第二隔离结构，所述第二面暴露所述第二隔离结构表面，所述第二隔离结构沿第一方向贯穿所述有源区，并且，在所述第二方向上，相邻的字线栅结构之间具有所述第二隔离结构，在所述第二面的法线方向上，所述第二隔离结构的厚度大于第二掺杂区的深度。

可选的，所述字线栅结构包括：栅极、以及位于所述栅极和第一衬底之间的栅介质层。