[发明专利]半导体存储器和数据写入方法

权利要求书

1.一种半导体存储器，其特征在于，包括：

至少一个存储阵列，所述存储阵列包括多个数据存储单元和多个校验位存储单元；

校验模块，用于接收写入数据，并根据所述写入数据生成校验数据；

数据传输模块，分别与所述校验模块、所述存储阵列连接，用于传输所述写入数据至所述数据存储单元，并传输所述校验数据至所述校验位存储单元；

其中，所述校验数据的第一传输时长短于所述写入数据的第二传输时长，所述第一传输时长为所述校验数据由数据传输模块传输至校验位存储单元所需的时长，所述第二传输时长为所述写入数据由数据传输模块传输至数据存储单元所需的时长。

2.根据权利要求1所述的半导体存储器，其特征在于，所述校验数据的第一传输路径短于所述写入数据的第二传输路径，所述第一传输路径为所述数据传输模块与所述校验位存储单元之间的路径，所述第二传输路径为所述数据传输模块与所述数据存储单元之间的路径；

其中，所述第一传输路径与所述第一传输时长相对应，所述第二传输路径与所述第二传输时长相对应。

3.根据权利要求2所述的半导体存储器，其特征在于，所述校验数据包括纠错校验数据，所述写入数据和所述纠错校验数据均包括多个数据位，且所述写入数据的数据位数量多于所述纠错校验数据的数据位数量，所述校验模块包括：

纠错校验单元，与所述数据传输模块连接，用于根据所述写入数据生成所述纠错校验数据；

其中，一个所述数据位的数据对应存储至一个数据存储单元或一个校验位存储单元，定义各数据位的所述写入数据由数据传输模块传输至对应的数据存储单元所需的传输时长为数据传输时长，定义各数据位的所述纠错校验数据由数据传输模块传输至对应的校验位存储单元所需的传输时长为校验传输时长。

4.根据权利要求3所述的半导体存储器，所述第一传输时长为多个所述校验传输时长中的最大值，所述第二传输时长为多个所述数据传输时长中的最小值。

5.根据权利要求3所述的半导体存储器，其特征在于，所述第一传输时长为多个所述校验传输时长中的平均值，所述第二传输时长为多个所述数据传输时长中的平均值。

6.根据权利要求3所述的半导体存储器，其特征在于，所述第一传输时长为多个所述校验传输时长中的最大值，所述第二传输时长为多个所述数据传输时长中的最大值。

7.根据权利要求2所述的半导体存储器，其特征在于，所述校验数据包括奇偶校验数据，所述写入数据包括多个数据位，所述奇偶校验数据包括一个数据位，所述校验模块包括：

奇偶校验单元，与所述数据传输模块连接，用于根据所述写入数据生成所述奇偶校验数据；

其中，一个所述数据位的数据对应存储至一个数据存储单元或一个校验位存储单元，定义各数据位的所述写入数据由数据传输模块传输至对应的数据存储单元所需的传输时长为数据传输时长，定义所述奇偶校验数据由数据传输模块传输至对应的校验位存储单元所需的传输时长为校验传输时长。

8.根据权利要求7所述的半导体存储器，所述第一传输时长为所述校验传输时长，所述第二传输时长为多个所述数据传输时长中的最小值。

9.根据权利要求2至7任一项所述的半导体存储器，其特征在于，所述第一传输时长与所述第二传输时长之间的差值大于预设时长，所述预设时长为所述校验模块根据写入数据生成校验数据所需的时长。

10.根据权利要求9所述的半导体存储器，其特征在于，所述预设时长为0.5ns至1ns。

11.根据权利要求1所述的半导体存储器，其特征在于，所述校验模块包括第一校验单元和第二校验单元，所述数据传输模块包括第一传输单元和第二传输单元，位于相邻列的两个所述存储单元中的一个经由所述第一传输单元连接至所述第一校验单元，另一个经由所述第二传输单元连接至所述第二校验单元。