[发明专利]半导体结构的制备方法

说明书

本发明提供一种半导体结构的制备方法及半导体结构，涉及半导体技术领域，该半导体结构的制备方法包括：提供基底，在基底上依次层叠形成位线接触层、第一掩膜层、第二掩膜层以及多个间隔设置的掩膜结构，相邻的掩膜结构之间形成第一开口；去除暴露在第一开口内的部分第二掩膜层，以在第二掩膜层内形成第一凹槽。本发明利用第一凹槽减薄部分的第二掩膜层，这样在蚀刻第二掩膜层时，由于第二掩膜层的厚度降低，减少了蚀刻第二掩膜层的时间，进而避免了侧刻蚀第二掩膜层，防止了位线接触结构的缺失，提高了半导体结构的存储性能。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体结构的制备方法。

背景技术

动态随机存储器（Dynamic random access memory，简称DRAM）是一种高速地、随机地写入和读取数据的半导体存储器，被广泛地应用到数据存储设备或装置中。

动态随机存取存储器由多个重复的存储单元组成，每个存储单元通常包括电容结构和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容结构相连；其中，位线通常通过位线接触结构与漏极连接。

在制作位线接触结构的过程中，通常会出现位线接触结构的缺失，致使部分漏极无法连接在位线接触结构，影响半导体结构的存储性能。

发明内容

鉴于上述问题，本发明实施例提供一种半导体结构的制备方法，用于避免位线接触结构发生缺失，提高半导体结构的存储性能。

为了实现上述目的，本发明实施例提供如下技术方案：

本发明实施例的第一方面提供一种半导体结构的制备方法，其包括如下步骤：

提供基底，所述基底内形成有多个字线；

在所述基底上依次层叠形成位线接触层、第一掩膜层和第二掩膜层；

在所述第二掩膜层上形成间隔设置的多个掩膜结构，相邻的所述掩膜结构之间形成第一开口；其中，所述掩膜结构包括T型掩膜块和两个掩膜条，两个所述掩膜条位于所述T型掩膜块的垂直段的两侧；

去除暴露在所述第一开口内的部分所述第二掩膜层，以在所述第二掩膜层内形成第一凹槽；

在每个所述掩膜结构内形成第二开口，所述第二开口暴露出所述第二掩膜层的顶面；

去除暴露在所述第一凹槽和所述第二开口内的所述第二掩膜层和部分所述第一掩膜层，以形成第一过渡孔；

在各所述第一过渡孔形成填充层；

去除位于所述填充层之间的所述第二掩膜层和第一掩膜层，以使相邻的所述填充层之间形成第二过渡孔，所述第二过渡孔在所述基底上的投影与对应的一个所述字线重合；

去除暴露在各所述第二过渡孔内所述第一掩膜层和所述位线接触层，被保留下来的所述位线接触层形成多个间隔设置位线接触结构。

如上所述的半导体结构的制备方法，其中，所述第二掩膜层的厚度占所述第一掩膜层的厚度的4/9～5/9。

如上所述的半导体结构的制备方法，其中，所述第一凹槽的深度与所述第二掩膜层的厚度之比位于1:3～1:2之间。

如上所述的半导体结构的制备方法，其中，所述第一掩膜层包括依次层叠设置的第一硬掩膜层、第一氮氧化硅层以及第二硬掩膜层，所述第一硬掩膜层设置在所述位线接触层上。

如上所述的半导体结构的制备方法，其中，在所述第二掩膜层上形成间隔设置的多个掩膜结构的步骤中，包括：

在所述第二掩膜层上形成间隔设置的多个掩膜块；

在位于相邻的掩膜块之间的第二掩膜层上形成第三硬掩膜层，所述第三硬掩膜层覆盖在所述掩膜块上；