[发明专利]半导体器件

说明书

一种半导体器件，包括：在基板上的有源图案；在有源图案上的一对源极/漏极图案；在所述一对源极/漏极图案之间的沟道图案，该沟道图案包括堆叠为彼此间隔开的半导体图案；以及栅电极，与沟道图案重叠并在第一方向上延伸。所述一对源极/漏极图案中的一个包括第一半导体层和其上的第二半导体层。第一半导体层与第一半导体图案接触，该第一半导体图案是堆叠的半导体图案之一。第一半导体图案、第一半导体层和第二半导体层在第一方向上的最大宽度分别是第一宽度、第二宽度、第三宽度，第二宽度大于第一宽度并且小于第三宽度。

技术领域

本公开涉及半导体器件及其制造方法，具体地，涉及包括场效应晶体管的半导体器件及其制造方法。

背景技术

半导体器件包括由金属氧化物半导体场效应晶体管(MOSFET)组成的集成电路。为了满足对具有小图案尺寸和减小的设计规则的半导体器件的不断增长的需求，MOSFET正在被积极地按比例缩小。MOSFET的按比例缩小可能导致半导体器件的操作特性的劣化。为了克服与半导体器件的按比例缩小相关的技术限制并实现高性能半导体器件，正在进行各种研究。

发明内容

本发明构思的一实施方式提供一种具有改善的可靠性和电特性的半导体器件。

本发明构思的一实施方式提供一种制造具有改善的可靠性和电特性的半导体器件的方法。

根据本发明构思的一实施方式，一种半导体器件可以包括：在基板上的有源图案；在有源图案上的一对源极/漏极图案；插置在所述一对源极/漏极图案之间的沟道图案，该沟道图案包括堆叠为彼此间隔开的半导体图案；以及栅电极，与沟道图案重叠并且在第一方向上纵向延伸。所述一对源极/漏极图案中的一个可以包括第一半导体层和在第一半导体层上的第二半导体层。第一半导体层可以与第一半导体图案接触，该第一半导体图案是堆叠的半导体图案之一。第一半导体图案、第一半导体层和第二半导体层在第一方向上的最大宽度可以分别是第一宽度、第二宽度、第三宽度，第二宽度可以大于第一宽度且可以小于第三宽度。

根据本发明构思的一实施方式，一种半导体器件可以包括：在基板上的有源图案；在有源图案上的一对沟道图案，所述一对沟道图案中的每个包括堆叠为彼此间隔开的半导体图案；插置在所述一对沟道图案之间的源极/漏极图案；分别与所述一对沟道图案重叠的一对栅电极；以及分别提供在所述一对栅电极中的一个的彼此面对的侧表面上的一对栅极间隔物。堆叠的半导体图案可以包括第一半导体图案。当在第一半导体图案的水平处截取的平面图中观察时，源极/漏极图案可以从第一半导体图案纵向延伸到所述一对栅极间隔物之间的空间中，源极/漏极图案可以覆盖所述一对栅极间隔物中的每个的端部的至少一部分，并且半导体器件还可以包括插置在所述端部的剩余部分与源极/漏极图案之间的剩余半导体图案。