[发明专利]垂直存储器件

说明书

一种垂直存储器件包括：在基板上的外围电路的电路图案，该电路图案包括下导电图案；单元堆叠结构，在电路图案之上并在第一水平方向上间隔开，其中每个单元堆叠结构包括在垂直方向上间隔开的栅电极；第一绝缘夹层，覆盖单元堆叠结构以及在单元堆叠结构之间的部分；贯穿通路接触，穿过单元堆叠结构之间的第一绝缘夹层以接触下导电图案的上表面；至少一个虚设贯穿通路接触，穿过单元堆叠结构之间的第一绝缘夹层并与贯穿通路接触相邻地设置；以及在贯穿通路接触上的上布线。

技术领域

本发明构思的实施方式涉及垂直存储器件。更具体地，本发明构思的实施方式涉及具有外围上单元(COP)结构的垂直存储器件。

背景技术

具有COP结构的垂直存储器件包括形成在基板上的一个或更多个外围电路以及垂直设置在外围电路(们)之上的存储单元的布置。就这点而言，垂直存储器件可以包括穿过覆盖存储单元的绝缘夹层并接触与外围电路(们)相关的布线的贯穿通路接触。

发明内容

本发明构思的实施方式提供具有COP结构并且特征在于减少布线缺陷的数量的垂直存储器件。

本发明构思的实施方式提供垂直存储器件，其包括与贯穿通路接触(们)相邻的虚设贯穿通路接触(们)，其减少与贯穿通路接触(们)相关的缺陷的数量。

根据本发明构思的实施方式，提供一种垂直存储器件，该垂直存储器件包括：在基板上的外围电路的电路图案，电路图案包括下导电图案；单元堆叠结构，在电路图案之上并在第一水平方向上间隔开，其中每个单元堆叠结构包括在垂直方向上间隔开的栅电极；第一绝缘夹层，覆盖单元堆叠结构和在单元堆叠结构之间的部分；贯穿通路接触，穿过单元堆叠结构之间的第一绝缘夹层以接触下导电图案的上表面；至少一个虚设贯穿通路接触，穿过单元堆叠结构之间的第一绝缘夹层并与贯穿通路接触相邻设置；以及在贯穿通路接触上的上布线。

根据本发明构思的实施方式，提供一种垂直存储器件，该垂直存储器件包括：电路图案，包括下导电图案；单元堆叠结构，在电路图案之上并在第一水平方向上间隔开，其中每个单元堆叠结构包括在垂直方向上间隔开的栅电极；第一绝缘夹层，覆盖单元堆叠结构以及在单元堆叠结构之间的部分；贯穿通路接触，穿过单元堆叠结构之间的第一绝缘夹层以接触下导电图案的上表面并电连接下晶体管；至少一个虚设贯穿通路接触，与贯穿通路接触相邻地设置，穿过单元堆叠结构之间的第一绝缘夹层并与下晶体管电绝缘；以及在贯穿通路接触上的上布线，其中贯穿通路接触的上部直径与在贯穿通路接触和所述至少一个虚设贯穿通路接触之间的距离的比率落在约1:0.5至1:10的范围内。

根据本发明构思的实施方式，提供一种制造垂直存储器件的方法。该方法包括：在基板上形成外围电路的电路图案，其中电路图案包括下晶体管、连接到下晶体管的下接触插塞以及连接到下接触插塞的下导电图案；用下绝缘夹层覆盖电路图案；在下绝缘夹层上形成由绝缘图案分隔开的相对的半导体基底；在半导体基底上形成具有阶梯形状的相应模具结构，其中每个模具结构包括焊盘区域和单元区域；形成第一绝缘夹层以覆盖模具结构和绝缘图案；在模具结构的相应焊盘区域中形成穿过第一绝缘夹层的接触孔；在接触孔中形成单元接触插塞；形成穿过第一绝缘夹层和绝缘图案的贯穿通路孔以暴露下导电图案；穿过第一绝缘夹层和绝缘图案且与贯穿通路孔相邻靠近地形成多个虚设贯穿通路孔以暴露下导电图案；在贯穿通路孔中形成贯穿通路接触以及在多个虚设贯穿通路孔中形成多个虚设贯穿通路接触；在第一绝缘夹层上形成第二绝缘夹层以覆盖单元接触插塞的上表面、贯穿通路接触的上表面和所述多个虚设贯穿通路接触的上表面；穿过第二绝缘夹层选择性地暴露单元接触插塞和贯穿通路接触；以及穿过第二绝缘夹层将在第二绝缘夹层上的上导电图案电连接到单元接触插塞和贯穿通路接触。

附图说明

通过结合附图考虑某些示出的实施方式，本发明构思可以被更清楚地理解，附图中：

图1A和图1B是示出根据本发明构思的实施方式的垂直存储器件的相应剖视图；

图2是示出根据本发明构思的实施方式的垂直存储器件的平面图(或俯视图)；