[发明专利]三维存储器及其制作方法

说明书

本发明提供了一种三维存储器及其制作方法。该方法包括以下步骤：提供第一衬底，第一衬底上具有第一堆叠体；形成贯穿第一堆叠体并间隔设置的多个浅沟槽隔离结构；在第一堆叠体远离第一衬底的一侧形成第二堆叠体，在第二堆叠体的台阶区中形成台阶结构；在第二堆叠体中形成沟道阵列以及伪沟道阵列，伪沟道阵列至少存在于台阶区，伪沟道阵列中与浅沟槽隔离结构对应的伪沟道结构位于浅沟槽隔离结构上。在台阶结构中刻蚀形成伪沟道阵列时，刻蚀能够停止在绝缘层而不会穿透至第一衬底，避免了伪沟道结构贯穿浅沟槽隔离结构至衬底而导致的衬底难以去除，进而只需要考虑伪沟道孔在作为刻蚀停止层的第一半导体层中的刻蚀深度即可，扩展了刻蚀的工艺窗口。

技术领域

本发明涉及半导体技术领域，具体而言，涉及一种三维存储器及其制作方法。

背景技术

随着对集成度和存储容量的需求不断提高，3D NAND存储器应运而生。3D NAND存储器大大节省了硅片面积，降低制造成本，增加了存储容量。

在3D NAND存储器结构中，采用垂直堆叠多层数据存储单元的方式，实现堆叠式的3D NAND存储器结构，然而，其他的电路例如解码器(decoder)、页缓冲(page buffer)和锁存器(latch)等，这些外围电路都是CMOS器件形成的，CMOS器件的工艺无法与3D NAND器件集成在一起。目前工艺中，分别采用不同的工艺形成3D NAND存储器阵列和外围电路，然后通过键合技术将两者键合在一起。在形成3D NAND存储器阵列的工艺中，先形成牺牲层和隔离层交替的堆叠体，然后将牺牲层置换为控制栅结构，得到栅极堆叠结构，栅极堆叠结构包括核心存储区以及台阶区，台阶区形成有伪沟道孔(DCH，dummy channel hole)，用于在牺牲层置换时对台阶区起到支撑的作用。

在现在的3D NAND存储器架构中，为了更好地支撑，需要更多的底部支撑，底部支撑由浅沟槽隔离结构(STI，shadow trench isolation)中填充的氧化物和DCH底部提供，但是当DCH与STI区域重叠的区域时，由于没有底部多晶硅的阻止层，极易被刻蚀穿破，从而影响衬底去除以及布线等后段工艺。

为了克服上述问题，一种方式是在现在的版图中可以尽量避免DCH与STI区域的重叠，然而这会对面积有一定的浪费，若降低STI的区域则会影响支撑，导致极易产生坍塌；另一种方式是调整DCH刻蚀底部的深度，使落在STI上面的孔不会穿透，然而由于工艺窗口极小，导致调整及其困难。

发明内容

本发明的主要目的在于提供一种三维存储器及其制作方法，以解决现有技术中伪沟道孔刻蚀至衬底影响后段工艺中衬底去除的问题。

为了实现上述目的，根据本发明的一个方面，提供了一种三维存储器的制作方法，包括以下步骤：提供第一衬底，第一衬底上具有第一堆叠体；形成贯穿第一堆叠体并间隔设置的多个浅沟槽隔离结构；在第一堆叠体远离第一衬底的一侧形成第二堆叠体，在第二堆叠体的台阶区中形成台阶结构；在第二堆叠体中形成沟道阵列以及伪沟道阵列，伪沟道阵列至少存在于台阶区，伪沟道阵列中与浅沟槽隔离结构对应的伪沟道结构位于浅沟槽隔离结构上。

进一步地，第一堆叠体包括沿远离第一衬底的方向顺序交替层叠的至少一层第一牺牲层和多层第一半导体层。

进一步地，第二堆叠体包括沿远离第一衬底的方向顺序交替层叠的至少一层第二牺牲层和多层第一隔离层，在形成沟道阵列以及伪沟道阵列的步骤之后，制作方法还包括以下步骤：将第一牺牲层置换为第二半导体层，并将第二牺牲层置换为控制栅结构，以形成沿远离第一衬底的方向顺序层叠的半导体层和栅极堆叠结构，在栅极堆叠结构中形成贯穿至半导体层的共源极，共源极贯穿至半导体层的端部位于相邻浅沟槽隔离结构之间。

进一步地，第二堆叠体中的绝缘层对第二牺牲层和第一隔离层的刻蚀选择比均大于1:1。

进一步地，浅沟槽隔离结构为绝缘层。

进一步地，沟道结构插入至少一个第一半导体层中。