[发明专利]布线结构和其制造方法

说明书

本公开涉及一种布线结构和其制造方法。所述布线结构包括上部导电结构、下部导电结构和重布结构。所述上部导电结构包括至少一个介电层和与所述介电层接触的至少一个电路层。所述下部导电结构包括至少一个介电层和与所述介电层接触的至少一个电路层。所述重布结构设置在所述上部导电结构与所述下部导电结构之间，以电连接所述上部导电结构与所述下部导电结构。所述重布结构包括介电结构和嵌入于所述介电结构中的重布层。所述重布层包括至少一个电路层。所述重布层的所述电路层的线宽小于所述上部导电结构的所述电路层的线宽和所述下部导电结构的所述电路层的线宽。

技术领域

本公开涉及一种布线结构和其制造方法，并且涉及一种包括设置在两个导电结构之间的重布结构的布线结构和用于制造所述布线结构的方法。

背景技术

对于诸如倒装芯片球栅阵列(flip chip ball grid array，FCBGA)封装等用于5G高速传输的高端产品(high-end product)，可能需要多层衬底(multi-layer substrate)来传输高速信号。然而，当多层衬底的层数显著增加时，多层衬底的良率(yield)会对应地降低，并且多层衬底的厚度会增加。

发明内容

在一些实施例中，一种布线结构包括上部导电结构、下部导电结构和重布结构。所述上部导电结构包括至少一个介电层和与所述介电层接触的至少一个电路层。所述下部导电结构包括至少一个介电层和与所述介电层接触的至少一个电路层。所述重布结构设置在所述上部导电结构与所述下部导电结构之间，以电连接所述上部导电结构与所述下部导电结构。所述重布结构包括介电结构和嵌入于所述介电结构中的重布层。所述重布层包括至少一个电路层。所述重布层的所述电路层的线宽小于所述上部导电结构的所述电路层的线宽和所述下部导电结构的所述电路层的线宽。

在一些实施例中，一种布线结构包括上部导电结构、下部导电结构和重布结构。所述上部导电结构包括至少一个介电层和与所述介电层接触的至少一个电路层。所述下部导电结构包括至少一个介电层和与所述介电层接触的至少一个电路层。所述重布结构设置在所述上部导电结构与所述下部导电结构之间，以电连接所述上部导电结构与所述下部导电结构。所述重布结构包括介电结构和嵌入于所述介电结构中的重布层。所述重布层包括最顶部电路层、最底部电路层和位于所述最顶部电路层与所述最底部电路层之间的至少一个中间电路层。所述中间电路层的厚度小于所述最顶部电路层的厚度和所述最底部电路层的厚度。

在一些实施例中，一种用于制造布线结构的方法包括：(a)提供重布结构，所述重布结构具有上表面和与所述上表面相对的下表面；以及(b)形成上部导电结构于所述重布结构的所述上表面上以及形成下部导电结构于所述重布结构的所述下表面上，并且通过至少一个上部导电通孔电连接所述上部导电结构与所述重布结构以及通过至少一个下部导电通孔电连接所述下部导电结构与所述重布结构。

附图说明

当结合附图阅读时，可从以下具体实施方式容易地理解本公开的一些实施例的各方面。应注意，各种结构可能未按比例绘制，且各种结构的尺寸可出于论述的清楚起见而任意增大或减小。

图1显示本公开的一些实施例的布线结构的剖视图。

图2显示本公开的一些实施例的布线结构的剖视图。

图3显示本公开的一些实施例的封装结构的剖视图。

图4显示本公开的用于制造布线结构的方法的一些实施例的一或多个阶段。

图5显示本公开的用于制造布线结构的方法的一些实施例的一或多个阶段。

图6显示本公开的用于制造布线结构的方法的一些实施例的一或多个阶段。

图7显示本公开的用于制造布线结构的方法的一些实施例的一或多个阶段。

图8显示本公开的用于制造布线结构的方法的一些实施例的一或多个阶段。