[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中，方法包括：提供衬底，所述衬底上具有若干相互分立的鳍部；在所述衬底上形成若干横跨鳍部的初始栅极、以及位于所述初始栅极顶面的掩膜结构；采用离子注入工艺在所述初始栅极内形成掺杂区，所述离子注入工艺的离子注入方向为衬底表面的法线方向；去除所述掺杂区，以形成栅极。从而，提高了半导体结构的性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在现有的半导体领域中，鳍式场效应晶体管(FinFET)是一种新兴的多栅器件，与平面式的金属-氧化物半导体场效应晶体管(MOSFET)相比，鳍式场效应晶体管具有更强的短沟道抑制能力，具有更强的工作电流，现已广泛应用于半导体各种器件中。

随着半导体技术的不断发展，集成电路持续“按比例缩小”。当半导体器件的尺寸降到纳米级别时，尤其对鳍式场效应晶体管，其对栅极的控制能力与其物理尺寸有非常紧密的关系。鳍式场效应晶体管的小几何尺寸和三维立体结构使其因工艺变化带来的器件影响也越来越严重，亟需新的方法来优化。现有技术中鳍式场效应管结构的形成方法有待提高。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高形成的半导体结构的性能。

为解决上述技术问题，本发明的技术方案提供一种半导体结构的形成方法，包括：提供衬底，所述衬底上具有若干相互分立的鳍部；在所述衬底上形成若干横跨鳍部的初始栅极、以及位于所述初始栅极顶面的掩膜结构；采用离子注入工艺在所述初始栅极内形成掺杂区，所述离子注入工艺的离子注入方向为衬底表面的法线方向；去除所述掺杂区，以形成栅极。

可选的，所述离子注入工艺的参数还包括：离子注入剂量的范围为1.5e14atom/cm²～2.0e15atom/cm²。

可选的，所述初始栅极的材料包括硅，所述离子注入工艺注入的离子包括硼离子。

可选的，所述掺杂区的离子浓度范围为1.5e14atom/cm²～2.0e15atom/cm²。

可选的，去除所述掺杂区的工艺包括湿法刻蚀工艺，并且，在所述湿法刻蚀工艺中，对所述掺杂区的材料的刻蚀速率大于对初始栅极的材料的刻蚀速率。

可选的，所述湿法刻蚀工艺中，对所述掺杂区的材料的刻蚀速率范围为5埃/秒～15埃/秒，对所述初始栅极的材料的刻蚀速率范围为0.3埃/秒～2埃/秒。

可选的，还包括：在形成初始栅极和掩膜结构之前，在所述衬底表面形成隔离介质层，所述隔离介质层还位于所述鳍部的部分侧壁面。

可选的，形成所述初始栅极和掩膜结构的方法包括：在所述隔离介质层和鳍部上形成栅极材料层；在所述栅极材料层表面形成若干相互分立的掩膜结构；采用第一刻蚀工艺，以所述掩膜结构为掩膜刻蚀部分所述栅极材料层，且在所述第一刻蚀工艺后，所述栅极材料层表面高于或齐平于所述鳍部顶面。

可选的，所述第一刻蚀工艺包括干法刻蚀工艺，且在所述第一刻蚀工艺中，对于所述初始栅极的材料的刻蚀速率范围为10埃/秒～20埃/秒。

可选的，形成所述初始栅极和掩膜结构的方法还包括：在所述第一刻蚀工艺后，采用第二刻蚀工艺刻蚀所述栅极材料层，直至暴露出所述隔离介质层表面，以形成所述初始栅极，并且，所述第一刻蚀工艺中对所述栅极材料层的刻蚀速率大于所述第二刻蚀工艺中对所述栅极材料层的刻蚀速率。

可选的，所述第二刻蚀工艺包括干法刻蚀工艺，且在所述第二刻蚀工艺中，对于所述初始栅极的材料的刻蚀速率范围为3埃/秒～10埃/秒。

可选的，所述掩膜结构的材料包括氮化硅。