[发明专利]金属氧化物半导体晶体管及其制备方法

说明书

本发明公开了一种金属氧化物半导体晶体管及其制备方法。该金属氧化物半导体晶体管包括衬底层、外延层、体区、源区、第一栅介质层、栅极、并排依次紧靠的多个阻挡部和与多个所述阻挡部相对应的多个终端区；所述外延层设置于所述衬底层上，所述第一栅介质层用于间隔所述栅极与所述外延层，所述体区设置于所述外延层中，所述源区设置于所述体区中，所述终端区设置于所述源区远离所述栅极的一侧的外延层中；其中，各所述终端区的掺杂类型与所述体区的掺杂类型相同，所述源区的掺杂类型与所述外延层的掺杂类型相同；在多个所述阻挡部中，靠近所述源区的阻挡部的厚度较小，在多个所述终端区中，靠近所述源区的终端区中的掺杂浓度较高。

技术领域

本发明涉及半导体技术领域，特别是涉及一种金属氧化物半导体晶体管及其制备方法。

背景技术

垂直双扩散金属氧化物半导体晶体管(Vertical Double Diffusion MetalOxide Semiconductor，简称VDMOS)是通过源区和体区离子注入的纵向扩散距离差来形成沟道。VDMOS兼有双极晶体管和普通MOS器件的优点。与双极晶体管相比，它具有开关速度快、开关损耗小、输入阻抗高，驱动功率小；频率特性好、跨导高度线性等优点，广泛应用于电机调速、逆变器、开关电源等设备中。

对于MOS器件来说，其中存在一个非常重要的参数，即源漏击穿电压(BV)，击穿电压用于衡量器件抵抗反偏电压的能力，是决定器件性能及应用场景的一个重要因素。

传统技术中通常会引入终端技术以提高MOS器件的耐压性能，包括场限环技术、结终端扩展技术、场板技术及P+偏移技术等。对于结终端扩展技术来说，常用的是采用一个和主结相连接的轻掺杂区域，以在反偏时全部耗尽来承担反偏电压。

传统技术中通常采用光刻及刻蚀外延层表面的氧化层后进行直接注入以及热驱入的方式，在主结处形成轻掺杂区域。然而由此制备的结终端区对于器件的击穿电压提升仍然较为有限。

发明内容

基于此，有必要提供一种器件击穿电压能够获得进一步提升的金属氧化物半导体晶体管器件，进一步地，提供一种对应的制备方法。

根据本发明的一个实施例，一种金属氧化物半导体晶体管，其包括衬底层、外延层、体区、源区、第一栅介质层、栅极、多个阻挡部和多个终端区；

所述外延层设置于所述衬底层上，所述第一栅介质层间隔所述栅极与所述外延层，所述体区设置于所述外延层中，所述源区设置于所述体区中，所述终端区设置于所述外延层中，且位于所述源区的一侧，多个所述阻挡部依次紧靠设置，多个所述终端区的位置与多个所述阻挡部相对应，各所述阻挡部层叠设置于对应的所述终端区上；随着靠近所述源区，所述阻挡部的厚度逐渐减薄，所述终端区的掺杂浓度逐渐增高。

在其中一个实施例中，所述阻挡部有三个，分别为并排依次紧靠的第一阻挡部、第二阻挡部与第三阻挡部，其中所述第一阻挡部距所述源区较近；

所述第一阻挡部包括第一介质层；

所述第二阻挡部包括第二介质层与在所述第二介质层上外延生长的第三介质层，其中，所述第二介质层距所述外延层较近；

所述第三阻挡部包括第四介质层；

所述第四介质层与所述第三介质层的材料相同，所述第四介质层的材料在所述外延层上的外延生长速度大于其在所述第二介质层上的外延生长速度，所述第四介质层的材料在所述第二介质层上的外延生长速度大于其在所述第一介质层上的外延生长速度。

在其中一个实施例中，所述第二阻挡部还包括第五介质层，所述第五介质层层叠设置于所述第二介质层远离所述第三介质层的一侧，所述第五介质层与所述第一介质层的材料相同。