[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，半导体结构包括：基底，基底上形成有栅极结构，栅极结构两侧的基底内形成有源漏掺杂层；栅极盖帽层，覆盖栅极结构的顶部；第一介质层，位于栅极结构侧部的基底上，第一介质层顶部和栅极盖帽层顶部相齐平；第二介质层，覆盖第一介质层和栅极盖帽层的顶部；源漏互连层，位于源漏掺杂层顶部的第一介质层中，并与源漏掺杂层相连，源漏互连层顶部低于或齐平于栅极盖帽层顶部；源漏盖帽层，贯穿源漏互连层顶部的第二介质层；栅极接触孔插塞，贯穿所述栅极结构顶部的第二介质层和栅极盖帽层且与栅极结构顶部相连；源漏接触孔插塞，贯穿源漏盖帽层且与源漏互连层顶部相连。本发明提高了半导体结构的性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度，降低成本，元器件的关键尺寸不断变小，集成电路内部的电路密度越来越大，这种发展使得晶圆表面无法提供足够的面积来制作所需要的互连线。

为了满足关键尺寸缩小过后的互连线所需，目前不同金属层或者金属层与基底的导通是通过互连结构实现的。互连结构包括互连线和形成于接触开口内的接触孔插塞。接触孔插塞与半导体器件相连接，互连线实现接触孔插塞之间的连接，从而构成电路。晶体管结构内的接触孔插塞包括位于栅极结构表面的栅极接触孔插塞，用于实现栅极结构与外部电路的连接，还包括位于源漏掺杂层表面的源漏接触孔插塞，用于实现源漏掺杂层与外部电路的连接。

目前，为实现晶体管面积的进一步缩小，引入了有源栅极接触孔插塞(ContactOver Active Gate，COAG)工艺。与传统的栅极接触孔插塞位于隔离区域的栅极结构上方相比，COAG工艺能够把栅极接触孔插塞做到有源区(Active Area，AA)的栅极结构上方，从而进一步节省芯片的面积。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的性能。

为解决上述问题，本发明实施例提供一种半导体结构，包括：基底，所述基底上形成有栅极结构，所述栅极结构两侧的基底内形成有源漏掺杂层；栅极盖帽层，覆盖所述栅极结构的顶部；第一介质层，位于所述栅极结构侧部的基底上，所述第一介质层的顶部和栅极盖帽层的顶部相齐平；第二介质层，覆盖所述第一介质层和栅极盖帽层的顶部；源漏互连层，位于所述源漏掺杂层顶部的第一介质层中，并与所述源漏掺杂层相连，所述源漏互连层的顶部低于或齐平于所述栅极盖帽层的顶部；源漏盖帽层，贯穿所述源漏互连层顶部的所述第二介质层；栅极接触孔插塞，贯穿所述栅极结构顶部的所述第二介质层和栅极盖帽层且与所述栅极结构顶部相连；源漏接触孔插塞，贯穿所述源漏盖帽层且与所述源漏互连层顶部相连。

相应的，本发明实施例还提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有栅极结构，所述栅极结构两侧的基底内形成有源漏掺杂层，所述栅极结构侧部的基底上形成有第一介质层，所述第一介质层露出所述栅极结构的顶部；回刻蚀部分厚度的所述栅极结构，在所述第一介质层中形成第一凹槽；在所述第一凹槽中形成覆盖所述栅极结构顶部的栅极盖帽层；形成覆盖所述第一介质层和栅极盖帽层的第二介质层；形成贯穿所述源漏掺杂层顶部的第二介质层和第一介质层的沟槽；在所述沟槽中形成与所述源漏掺杂层相连的源漏互连层；回刻蚀部分厚度的所述源漏互连层，在所述第二介质层中形成第二凹槽，所述第二凹槽的底部低于或齐平于所述栅极盖帽层的顶部；在所述第二凹槽中形成覆盖所述源漏互连层顶部的源漏盖帽层；形成所述源漏盖帽后，形成贯穿所述栅极结构顶部的所述第二介质层和栅极盖帽层且与所述栅极结构顶部相连的栅极接触孔插塞，形成贯穿所述源漏盖帽层且与所述源漏互连层顶部相连的源漏接触孔插塞。

与现有技术相比，本发明实施例的技术方案具有以下优点：