[发明专利]半导体器件及其制造方法在审
申请号: | 202110255812.0 | 申请日: | 2021-03-09 |
公开(公告)号: | CN113539980A | 公开(公告)日: | 2021-10-22 |
发明(设计)人: | 陈宪伟;陈明发 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L23/31 | 分类号: | H01L23/31;H01L25/16;H01L21/56;H01L21/78 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;李伟 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 及其 制造 方法 | ||
提供了半导体器件及其制造方法,其中,在半导体衬底上方附接半导体器件。在半导体衬底上方的金属化层和半导体衬底内形成开口,并且放置密封剂以填充开口。一旦放置密封剂,则分割半导体衬底以分隔器件。通过使金属化层的材料凹进并且形成开口,可以减少或消除分层损坏。
技术领域
本申请的实施例涉及半导体器件及其制造方法。
背景技术
由于各种电子组件(例如,晶体管、二极管、电阻器、电容器等)的集成密度的不断提高,半导体工业经历了快速的增长。在大多数情况下,集成密度的提高来自最小部件尺寸的重复减小(例如,将半导体工艺节点朝着20nm以下节点缩小),这允许将更多的组件集成至给定区域中。随着近来对小型化、更高速度和更大带宽以及更低功耗和等待时间的需求增长,对半导体管芯的更小且更具创造性的封装技术的需求日益增长。
随着半导体技术的进一步进步,已经出现作为进一步减小半导体器件的物理尺寸的有效选择的堆叠和接合的半导体器件。在堆叠的半导体器件中,诸如逻辑、存储器、处理器电路等的有源电路至少部分在不同的衬底上制造,并且然后物理和电接合在一起以形成功能器件。这种接合工艺利用复杂的技术,并且期望改进。
发明内容
本申请的一些实施例提供了一种半导体器件,包括:金属化层,连接半导体衬底上的有源器件;第一半导体器件,连接至所述金属化层;第二半导体器件,连接至所述金属化层;以及密封剂,密封所述第一半导体器件和所述第二半导体器件,所述密封剂与所述金属化层和所述半导体衬底物理接触。
本申请的另一些实施例提供了一种半导体器件,包括:第一半导体管芯,接合至半导体衬底上方的金属化层;第二半导体管芯,接合至所述金属化层;密封剂,在所述第一半导体管芯和所述第二半导体管芯之间延伸,所述密封剂也延伸穿过所述金属化层以与所述半导体衬底物理接触。
本申请的又一些实施例提供了一种制造半导体器件的方法,所述方法包括:将第一半导体管芯接合至器件,所述器件包括半导体衬底;将第二半导体管芯接合至所述器件;在所述半导体衬底中形成开口;用填充材料填充所述开口;以及通过所述开口内的所述填充材料分割所述半导体衬底。
附图说明
当结合附图进行阅读时,从以下详细描述可最佳理解本发明的各个方面。应该指出,根据工业中的标准实践,各个部件未按比例绘制。实际上,为了清楚的讨论,各个部件的尺寸可以任意地增大或减小。
图1示出了根据一些实施例的具有附接至半导体晶圆的半导体器件的半导体晶圆。
图2示出了根据一些实施例的开口的形成。
图3示出了根据一些实施例的用密封剂填充开口。
图4示出了根据一些实施例的半导体晶圆的减薄。
图5示出了根据一些实施例的再分布结构的形成。
图6示出了根据一些实施例的分割工艺。
图7示出了根据一些实施例的集成扇出工艺。
图8示出了根据一些实施例的支撑结构的放置。
图9示出了根据一些实施例的具有支撑结构的再分布结构的形成。
图10示出了根据一些实施例的具有支撑结构的分割工艺。
图11示出了根据一些实施例的第二开口的形成。
图12示出了根据一些实施例的通过第二开口的分割工艺。
图13示出了根据一些实施例的第二开口的填充。
具体实施方式
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110255812.0/2.html,转载请声明来源钻瓜专利网。