[发明专利]用于耦接多个半导体装置的设备和方法

说明书

公开了用于耦接多个半导体装置的设备和方法。可以通过将半导体装置的一或多个端子耦接到两个导电接合焊盘的导电结构以菊链的方式耦接多个半导体装置的端子(例如，管芯焊盘)。所述导电结构可以包含在重新分布层RDL结构中。在本公开的一些实施例中，所述RDL结构可以为“U”形。所述“U”形的每一端可以耦接到所述两个导电接合焊盘中的相应一个导电接合焊盘，并且所述半导体装置的所述端子可以耦接到所述RDL结构。半导体装置的所述导电接合焊盘可以通过导体(例如，接合线)耦接到其它半导体装置的导电接合焊盘。因此，所述半导体装置的所述端子可以通过所述RDL结构、导电接合焊盘和导体以菊链的方式耦接。

技术领域

本申请涉及半导体，并且具体地涉及用于耦接多个半导体装置的设备和方法。

背景技术

近年来，已经引进了三维(3D)存储器装置。一些3D存储器装置通过竖直堆叠管芯并且使用硅穿(或衬底穿)孔(TSV)和/或引线接合耦接管芯而形成。因此，3D存储器也可以被称为“堆叠的存储器”。与非3D存储器相比，3D存储器可以提供更大的存储器容量和/或更高的带宽，而面积增加更少。示例3D存储器装置包含混合存储器立方体(HMC)、高带宽存储器(HBM)和主从存储器(MSM)，所述HMC、所述HBM和所述MSM中的每一个可以包含在堆叠中彼此耦接的多个动态随机存取存储器(DRAM)管芯。

存储器装置可以耦接到外部电路，所述外部电路向堆叠的管芯提供命令信号、地址信号和数据信号以存取存储器。堆叠的管芯通常以并联方式耦接到外部电路。因此，在向堆叠的管芯提供信号时，外部电路驱动信号抵靠所有管芯的可能是大量的负载。堆叠的管芯所呈现的重负载可以降低信号完整性(SI)，这可能会使数据在接收器处被不正确地锁存，和/或导致功耗增加。在一些应用中，降低的SI和增加的功率可能是不可接受的。

发明内容

在一方面，本申请涉及一种设备，其包括：多个半导体装置，所述多个半导体装置包含第一半导体装置、第二半导体装置和第三半导体装置，所述多个半导体装置中的每个半导体装置包含耦接到相应半导体装置的至少一个电路的管芯焊盘，并且进一步包含耦接到所述管芯焊盘并进一步耦接到第一接合焊盘和第二接合焊盘的重新分布层结构，其中所述第一半导体装置的所述第二接合焊盘耦接到所述第二半导体装置的所述第一接合焊盘，并且所述第二半导体装置的所述第二接合焊盘耦接到所述第三半导体装置的所述第一接合焊盘。

在另一方面，本申请涉及一种多管芯装置，其包括：衬底，所述衬底包含导电信号线；半导体装置的堆叠，所述堆叠附接到所述衬底，所述堆叠中的所述半导体装置中的每个半导体装置包含端子和耦接到所述端子的重新分布层结构，并且其中所述堆叠中的所述半导体装置的所述端子通过所述重新分布层结构以菊链的形式耦接在一起；以及电路，所述电路附接到所述衬底并且通过所述导电信号线耦接到半导体装置的所述堆叠中的第一半导体装置。

在另一方面，本申请涉及一种设备，其包括：存储器阵列，所述存储器阵列被配置成存储数据；端子；输入/输出电路，所述输入/输出电路被配置成从所述存储器阵列接收数据并提供读取数据，并且接收要存储在所述存储器阵列中的写入数据；命令和地址输入电路，所述命令和地址输入电路被配置成接收命令和地址信号；第一接合焊盘和第二接合焊盘；以及U形导电结构，所述U形导电结构耦接到所述端子并且包含在所述端子与所述第一接合焊盘之间延伸并耦接到所述端子和所述第一接合焊盘的第一部分，并且进一步包含在所述端子与所述第二接合焊盘之间延伸并耦接到所述端子和所述第二接合焊盘的第二部分。

在另一方面，本申请涉及一种方法，其包括：将第一半导体装置的接合焊盘耦接到第一U形导电结构；将第二半导体装置的接合焊盘耦接到第二U形导电结构；将第三半导体装置的接合焊盘耦接到第三U形导电结构；将所述第一U形导电结构的第二部分耦接到所述第二U形导电结构的第一部分；以及将所述第二U形导电结构的第二部分耦接到所述第三U形导电结构的第一部分，其中将所述第一U形导电结构的第一部分耦接到电路，并且其中将所述第三U形导电结构的第二部分耦接到第四半导体装置。

附图说明