[发明专利]半导体存储装置以及读出方法

说明书

本发明提供一种能够降低因大量W/E循环后的源极端效应引起的故障的半导体存储装置以及读出方法。NAND型快闪存储器的读出方法将连接于NAND串的各存储单元的多个字线划分为字线(WL0～WLi‑1)的群组1、字线(WLi～WLj)的群组2、…、字线(WLj+1～WLk‑1)的群组y、字线(WLk～WLn)的群组x，并预先设定与各群组对应的各读出电压(Vread1、Vread2、…、Vready、Vreadx)随着朝向位线侧而变大的关系，依据此设定来对选择字线施加读出电压。

技术领域

本发明涉及一种与非(Not AND，NAND)型快闪存储器(flash memory)等半导体存储装置，尤其涉及半导体存储装置以及读出方法。

背景技术

NAND型快闪存储器是以页面(page)为单位来进行读出或编程，而且以区块为单位来进行擦除。关于此种NAND型快闪存储器，例如日本专利第5952366号公报公开了一种擦除方法，可抑制因数据反复重写引起的栅极氧化膜的劣化，增加数据重写次数，日本专利第5992983号公报公开了一种编程方法，能够实现阈值分布幅度的窄带化。

发明内容

在NAND型快闪存储器中，如图1所示，一个NAND串(string)具有：串联连接的多个存储单元、连接于位线BL的位线侧选择晶体管、以及连接于源极线SL的源极线侧选择晶体管。存储单元各自连接于对应的字线WLi(i＝0、1、2、…、n)。此处，为便于说明，将连接于字线WLi的存储单元称作存储单元i。此外，NAND串也可以包含与位线侧选择晶体管或源极线侧选择晶体管邻接的虚设(dummy)存储单元(图1未示出)。

存储数据“0”的存储单元的阈值Vt是比存储数据“1”的存储单元的阈值Vt高且为正的值。图2示出在读出动作时，当在读出连接于选择字线WLn的存储单元n的数据而对各字线施加的偏压电压的示例。其中，为了读出存储单元n而选择的字线为选择字线，而其他的字线为非选择字线。如图2所示，对选择字线WLn施加读出电压Vread，对其他非选择字线施加读出通过电压Vpassr，对位线侧选择晶体管及源极线侧选择晶体管的栅极SGD施加用于使晶体管导通的某正电压，并对位线BL施加比对源极线SL施加的偏压大的正偏压电压。此处，读出通过电压Vpassr用于使非选择存储单元导通，因此比数据“0”的阈值Vt高。

大体上，字线WL的偏压电压-阈值Vt的大小越大，各存储单元沟道电阻越小。由于数据“0”的存储单元的阈值Vt比数据“1”的存储单元的阈值Vt大，因此数据“0”的存储单元的沟道电阻比数据“1”的存储单元的沟道电阻大。

读出的存储单元的阈值Vt是根据读出电压Vread的大小来定义。数据“0”的存储单元具有比某默认值大的阈值Vt，数据“1”的存储单元具有比此默认值小或相同的阈值Vt。

NAND型快闪存储器具有背图案效应(back pattern effect)，会使得所读出的存储单元的阈值Vt对于NAND串的其他存储单元的数据有强相关性。例如，与其他存储单元全部为数据“1”的情况相比，当其他存储单元全部为数据“0”时，所读出的存储单元的阈值Vt更高。亦即，其他存储单元全部为数据“0”时整体的沟道电阻比其他存储单元全部为数据“1”时整体的沟道电阻高，故其他存储单元全部为数据“0”时流经NAND串的电流比其他存储单元全部为数据“1”时流经NAND串的电流小，结果，在页面缓冲器/读出电路中所读出的存储单元的阈值Vt看起来变高。

此外，在读出存储单元i时，由于存储单元i的金属氧化物半导体场效应晶体管的基体效应(body effect)，相较于存储在存储单元i+1与存储单元n之间的数据，存储在存储单元0与存储单元i-1之间的数据对于存储单元i的阈值Vt具有更大的影响。这被称作“源极端效应(source side effect)”。具体来说，即便当NAND串中所有存储单元的数据皆相同，源极端效应也会使位线BL附近的存储单元的阈值Vt偏移(shift)得比源极线附近的存储单元的阈值Vt高。