[发明专利]半导体存储器件

说明书

提供具有提高的可靠性的半导体存储器件。该半导体存储器件包括：模制结构，包括在第一基板上的多个栅电极和多个模制绝缘膜；沟道结构，穿透模制结构并与每个栅电极的相应水平面交叉；在模制结构中的多个第一绝缘图案，第一绝缘图案包括与模制绝缘膜的材料不同的材料；以及在第一绝缘图案中的第一贯穿通路，第一贯穿通路穿透第一基板和模制结构。栅电极包括第一字线和在第一字线上的第二字线。从第一字线到第一贯穿通路的第一距离不同于从第二字线到第一贯穿通路的第二距离。

技术领域

本公开涉及半导体存储器件及其制造方法。更具体地，本公开涉及包括贯穿通路的半导体存储器件以及制造该半导体存储器件的方法。

背景技术

为了满足消费者对优异性能和低廉价格的需求，期望增大半导体存储器件的集成密度。在半导体存储器件中，由于半导体存储器件的集成密度是决定产品价格的重要因素，所以特别期望增大的集成密度。

同时，在二维或平面半导体存储器件的情况下，集成密度主要由单位存储单元所占据的面积决定，因此集成密度受精细图案形成技术的水平的极大影响。然而，由于极昂贵的设备可以用于图案的小型化，所以二维半导体存储器件的集成密度已经增大，但是仍受到限制。因此，已经提出了具有三维布置的存储单元的三维半导体存储器件。

发明内容

本公开的方面提供具有提高的产品可靠性的半导体存储器件。

本公开的方面还提供用于制造具有提高的产品可靠性的半导体存储器件的方法。

然而，本公开的方面不限于在这里阐述的那些。通过参照下面给出的本公开的详细描述，本公开的以上和其它方面对于本公开所属领域的普通技术人员而言将变得更加明显。

根据本发明构思的一方面，提供一种半导体存储器件，该半导体存储器件包括：模制结构，包括交替地堆叠在第一基板上的多个栅电极和多个模制绝缘膜；沟道结构，穿透模制结构并与每个栅电极的相应水平面交叉；在模制结构中的多个第一绝缘图案，第一绝缘图案与模制绝缘膜交替地堆叠并包括与模制绝缘膜的材料不同的材料；以及在第一绝缘图案中的第一贯穿通路，该第一贯穿通路穿透第一基板和模制结构，其中栅电极包括第一字线和在第一字线上的第二字线，其中从第一字线到第一贯穿通路的第一距离不同于从第二字线到第一贯穿通路的第二距离。

根据本发明构思的一方面，提供一种半导体存储器件，该半导体存储器件包括：模制结构，包括彼此间隔开并堆叠在基板上的多个栅电极；沟道结构，穿透模制结构并与每个栅电极的相应水平面交叉；多个绝缘图案，彼此间隔开并堆叠在模制结构中；以及在绝缘图案中的贯穿通路，该贯穿通路穿透基板和模制结构，其中栅电极包括第一字线和在第一字线上的第二字线，其中绝缘图案包括堆叠在与第一字线相同的水平面处的第一绝缘线以及堆叠在与第二字线相同的水平面处的第二绝缘线，其中从第一字线与第一绝缘线之间的第一边界表面到贯穿通路的第一距离不同于从第二字线与第二绝缘线之间的第二边界表面到贯穿通路的第二距离。

根据本发明构思的一方面，提供一种半导体存储器件，该半导体存储器件包括：多个模制绝缘膜，彼此间隔开并堆叠在基板上；第一字线组，与模制绝缘膜中的一些交替地堆叠；在第一字线组上的第二字线组，该第二字线组与模制绝缘膜中的另一些交替地堆叠；沟道结构，与模制绝缘膜、第一字线组和第二字线组中的每个的水平面交叉；多条第一绝缘线，彼此间隔开并与模制绝缘膜中的所述一些交替地堆叠；在第一绝缘线上的多条第二绝缘线，第二绝缘线彼此间隔开并与模制绝缘膜中的所述另一些交替地堆叠；以及第一贯穿通路，与每个模制绝缘膜的水平面、每条第一绝缘线的水平面和每条第二绝缘线的水平面交叉，其中第一绝缘线、第二绝缘线和模制绝缘膜包括三种不同的各自的材料。