[发明专利]存储器器件、存储器集成电路及其制造方法

说明书

提供一种存储器器件、一种存储器集成电路及一种存储器器件的制造方法。存储器器件包括复合底部电极、顶部电极及设置在复合底部电极与顶部电极之间的电阻可变层。复合底部电极包括第一底部电极及设置在第一底部电极之上的第二底部电极。第二底部电极的侧壁在侧向上相对于第一底部电极层的侧壁及电阻可变层的侧壁凹陷。

技术领域

本公开是涉及一种存储器器件、存储器集成电路及其制造方法。

背景技术

很多现代电子器件均含有被配置成储存数据的电子存储器。电子存储器可以是挥发性存储器或非挥发性存储器。挥发性存储器在被供电时储存数据，而非挥发性存储器即使被移除电力仍能够储存数据。电阻式随机存取存储器(Resistive random accessmemory，RRAM)由于其结构简单且其可与互补金属氧化物半导体(Complementary Metal-Oxide-Semiconductor，CMOS)逻辑电路制作工艺兼容而成为下一代非挥发性存储器技术的潜力候选者。

发明内容

在本公开的一方面，提供一种存储器器件。所述存储器器件包括复合底部电极、顶部电极及设置在所述复合底部电极与所述顶部电极之间的电阻可变层。所述复合底部电极包括第一底部电极及设置在所述第一底部电极之上的第二底部电极。第二底部电极的侧壁在侧向上相对于所述第一底部电极层的侧壁及所述电阻可变层的侧壁凹陷。

在本公开的另一方面，提供一种存储器集成电路。所述存储器集成电路包括多个存储胞、多条位线及多条字线。所述多个存储胞排列成阵列。所述多个存储胞中的每一者包括存储器器件，且所述存储器器件包括复合底部电极、顶部电极、位于所述复合底部电极与所述顶部电极之间的电阻可变层以及覆盖所述顶部电极、所述电阻可变层及所述复合底部电极的钝化层。所述复合底部电极包括第一底部电极及设置在所述第一底部电极之上的第二底部电极。所述第二底部电极的侧壁在侧向上相对于所述第一底部电极的侧壁及所述电阻可变层的侧壁凹陷。所述多条位线沿着第一方向延伸。所述多条字线沿着与所述第一方向交叉的第二方向延伸。所述存储器器件中的每一者电连接在所述多条位线中的一者与所述多条字线中的一者之间。

在本公开的又一方面，提供一种存储器器件的制造方法。所述方法包括：在器件衬底之上依序形成第一底部电极层、第二底部电极层、电阻可变材料层、顶部电极层及硬掩模层；将所述硬掩模层图案化以形成硬掩模；使用所述硬掩模作为掩模将所述顶部电极层图案化，将所述电阻可变材料层图案化、将所述第二底部电极层图案化以及将所述第一底部电极层图案化；以及使所述第二底部电极层在侧向上相对于经图案化的所述电阻可变材料层凹陷。

附图说明

结合附图阅读以下详细说明，能最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征未按比例绘制。事实上，为论述的清晰起见，可任意增大或减小各种特征的尺寸。

图1是说明根据本公开一些实施例的存储器器件的制造方法的流程图。

图2A到图2I是处于图1中所示的存储器器件的制造方法期间的各个阶段处的结构的示意性剖视图。

图3A是说明根据本公开一些实施例的存储器集成电路的等效电路图。

图3B是说明图3A中所示的存储胞中的一者的示意图。

图4A到图4C是处于根据本公开一些实施例的存储器器件的制造方法期间的各个阶段处的结构的示意性剖视图。

图5A及图5B是处于图4C中所示的存储单元的制造方法期间的各个阶段处的结构的示意性剖视图。

图6A及图6B是说明根据本公开一些实施例的存储器器件的示意性剖视图。

具体实施方式