[发明专利]半导体装置的形成方法

说明书

一种半导体装置的形成方法，包括提供一结构，此结构包括一基底、一栅极结构、一栅极间隔物、一介电栅极帽盖、一源极/漏极部件、一接触蚀刻停止层覆盖栅极间隔物的侧壁以及源极/漏极部件的一顶面、以及一层间介电层。此方法还包括蚀刻一接触孔穿过层间介电层以及穿过位于源极/漏极部件上的接触蚀刻停止层的一部分，其中接触孔是露出覆盖栅极间隔物的侧壁的接触蚀刻停止层，且露出源极/漏极部件的一顶部。此方法包括在源极/漏极部件上形成一硅化物部件，以及在硅化物部件上选择性沉积一抑制件。除了在接触蚀刻停止层和硅化物部件相会的一转角区域以外，此抑制件未沉积于接触蚀刻停止层的表面上。

技术领域

本发明实施例内容涉及一种半导体装置及其形成方法，特别涉及一种半导体装置的源极/漏极接触件及其形成方法。

背景技术

半导体集成电路(integrated circuit，IC)产业已经历了快速的成长。集成电路(IC)的材料与设计的技术发展已经创造了集成电路的多个世代，且各个世代具有相较于前一世代更小且更复杂的电路。在集成电路演进的历程中，功能密度(例如单位芯片面积的互连装置数量)已普遍地增加，同时伴随几何尺寸(即可以被一工艺制得的最小部件)的缩小。这种尺寸缩小的工艺通常会通过提高生产效率和降低相关成本来提供益处。然而，这种尺寸缩小工艺也增加了集成电路的加工和制造上的复杂性，并且对于要实现这些设计，需要集成电路的加工和制造上的类似发展。

例如，部件尺寸持续地缩减至32nm或更小，增加的源极/漏极(S/D)接触电阻将成为整体晶体管电阻的问题。此外，邻近的源极/漏极(S/D)接触件之间的隔离也变得更加重要。因此，非常需要用于降低源极/漏极(S/D)接触电阻以及增加附近的源极/漏极(S/D)接触之间的隔离的制造方法和结构。

发明内容

本发明的一些实施例提供一种半导体装置的形成方法。此形成方法包括提供一结构，此结构包括一基底；一栅极结构(gate structure)位于前述基底之上；一栅极间隔物(gate spacer)位于前述栅极结构的一侧壁上；一介电栅极帽盖(dielectric gate cap)位于前述栅极结构的一顶面的上方；一源极/漏极部件(source/drain feature)位于前述基底的上方且邻近前述栅极结构；一接触蚀刻停止层(contact etch stop layer，CESL)覆盖前述栅极间隔物的侧壁以及前述源极/漏极部件的一顶面；以及一层间介电(inter-leveldielectric，ILD)层位于前述介电栅极帽盖、前述栅极间隔物、前述接触蚀刻停止层以及前述源极/漏极部件的上方。此方法还包括蚀刻一接触孔(contact hole)穿过前述层间介电层以及穿过位于前述源极/漏极部件上的前述接触蚀刻停止层的一部分，其中前述接触孔是露出覆盖前述栅极间隔物的所述侧壁的前述接触蚀刻停止层，且露出前述源极/漏极部件的一顶部。此方法还包括在前述源极/漏极部件的顶部上形成一硅化物部件(silicidefeature)，以及在前述硅化物部件上选择性的沉积一抑制件(inhibitor)，其中除了在前述接触蚀刻停止层和前述硅化物部件相会的一转角区域(corner area)以外，前述抑制件未沉积于前述接触蚀刻停止层的表面上。