[发明专利]半导体装置

说明书

本发明提供一种半导体装置。半导体装置具备晶体管元件、多个输入导线及多个输出导线。晶体管元件具有沿着一边配置有多个的输入焊盘和沿着与一边相对的另一边配置有多个的输出焊盘。多个输入导线分别与输入焊盘连接。多个输出导线分别与输出焊盘连接，并具有比多个输入导线长的导线长度。相邻的输入导线彼此平行地配置，相邻的输出导线彼此不平行地配置。

技术领域

本申请主张基于2020年1月15日申请的日本申请第2020-004425号的优先权，并援引所述日本申请记载的所有记载内容。

本公开涉及半导体装置。

背景技术

在日本特开2011-239338号公报中记载了高频电路。在日本特开2012-146910号公报中记载了具备高频半导体芯片的半导体装置。

发明内容

本公开提供半导体装置。半导体装置具备晶体管元件、多个输入导线及多个输出导线。晶体管元件具有沿着一边配置有多个的输入焊盘和沿着与一边相对的另一边配置有多个的输出焊盘。多个输入导线分别与输入焊盘连接。多个输出导线分别与输出焊盘连接，且比多个输入导线长。相邻的输入导线彼此平行地配置，相邻的输出导线彼此不平行地配置。

附图说明

图1是表示一实施方式的半导体装置的结构的俯视图。

图2是将半导体装置的主要部分放大示出的俯视图。

图3是将晶体管元件放大示出的图。

图4是图2所示的半导体装置的沿着IV-IV线的剖视图。

图5是将输出电路基板及晶体管元件的各一部分放大示出的俯视图。

图6是表示作为比较例而多个导线彼此平行的情况的俯视图。

图7是表示各晶体管元件具有的输出焊盘的个数为2的情况下的信号频率与相位之间的关系的模拟结果的图表。

图8是表示各晶体管元件具有的输出焊盘的个数为4的情况下的信号频率与相位之间的关系的模拟结果的图表。

图9是表示在输出焊盘的个数为4的情况下的上述模拟中，相对于与位于外侧的两个输出焊盘连接的各导线串联地追加了电感器(0.08nH)的情况下的结果的图表。

图10是表示使与多个输出焊盘连接的各导线的长度彼此不同的方式的图。

图11是表示在使与多个输出焊盘连接的各导线的长度彼此不同的方式中，导线与金属图案连接的连接位置从方向D1上的金属图案的中心偏离了的情况的图。

图12是表示在输出焊盘的个数为4的情况下的上述模拟中，导线与金属图案连接的连接位置从金属图案的中心偏离了的情况下的信号相位的图表。

图13是表示在漏极焊盘的个数为4的情况下的上述模拟中，使导线的形态成为图5所示的形态的情况下的信号频率与相位之间的关系的图表。

图14是一变形例的俯视图，其将输出匹配电路基板及晶体管元件的各一部分放大示出。

图15是表示在上述模拟(漏极焊盘的个数为4的情况下)中，使导线的形态成为图14所示的形态的情况下的信号频率与相位之间的关系的图表。

图16是表示在漏极焊盘的个数为4的情况下的上述模拟中，导线与金属图案连接的连接位置从金属图案的中心偏离了的情况下的信号相位的图表。

图17是表示在变形例中使角度θ变化时的信号频率与相位之间的关系的图表，且示出θ＝30°的情况。

图18是表示在变形例中使角度θ变化时的信号频率与相位之间的关系的图表，且示出θ＝50°的情况。