[发明专利]集成芯片

说明书

本公开涉及一种集成芯片，集成芯片包含一下导电结构，下导电结构设置于一基板的上方。一蚀刻停止层被设置于下导电结构的上方，且一第一内连接介电层被设置于蚀刻停止层的上方。集成芯片还包含一内连接通孔，内连接通孔延伸通过第一内连接介电层与蚀刻停止层，以与下导电结构直接接触。一保护层围绕内连接通孔的最外侧壁。

技术领域

本公开实施例涉及一种集成芯片与接触通孔的形成方法，且特别是涉及一种通过使用双镶嵌工艺形成具有内连接结构的集成芯片的方法。

背景技术

随着半导体集成电路(integrated circuit，IC)的尺寸和特征尺寸缩小，形成集成电路的元件的密度增加且元件之间的间距缩小。这样的间距缩小受限于光微影的光绕射、遮罩对准、隔离和元件性能等因素。随着任何两个相邻的导电部件之间的距离缩小，所得到的电容增加，这将增加功耗和时间延迟。因此，正在研究缩小集成电路的尺寸同时保持或改善集成电路的性能的制造技术和装置设计。

发明内容

本公开实施例涉及一种集成芯片，集成芯片包含：一下导电结构，设置于一基板的上方；一蚀刻停止层，设置于下导电结构的上方；一第一内连接介电层，设置于蚀刻停止层的上方；一内连接通孔，延伸通过第一内连接介电层与蚀刻停止层，以与下导电结构接触；一内连接线，延伸通过第一内连接介电层并与内连接通孔耦合；以及一保护层，围绕内连接通孔的最外侧壁，其中保护层包含一最底表面，最底表面与蚀刻停止层的一上表面直接接触。

本公开实施例涉及一种集成芯片，集成芯片包含：一下导电结构，设置于一基板的上方；一蚀刻停止层，设置于下导电结构的上方；一第一内连接介电层，设置于蚀刻停止层的上方；一内连接通孔，延伸通过第一内连接介电层与蚀刻停止层，以与下导电结构接触；一内连接线，延伸通过第一内连接介电层并与内连接通孔耦合；以及一保护层，围绕内连接通孔的最外侧壁，其中保护层包含一最底表面，最底表面与蚀刻停止层的一上表面直接接触。

本公开实施例涉及一种接触通孔的形成方法，此方法包含：将一蚀刻停止层形成于一下导电结构的上方；将一第一内连接介电层形成于蚀刻停止层的上方；将一第二内连接介电层形成于第一内连接介电层的上方；将包含一第一开口的一第一遮罩结构形成于第二内连接介电层的上方；执行一第一移除工艺将第一内连接介电层与第二内连接介电层设置于第一开口之下的部分移除，以形成一第一沟槽结构；根据第一遮罩结构的剩余部分，执行一第二移除工艺将第一内连接介电层与第二内连接介电层的部分移除，以形成一第二沟槽结构并延伸第一沟槽结构，其中第一沟槽结构的一底表面是由蚀刻停止层的一上表面所定义；将一保护层选择性地沉积于第一内连接介电层与第二内连接介电层之上，其中蚀刻停止层的上表面仍定义第一沟槽结构的底表面；执行一第三移除工艺将蚀刻停止层未被第一内连接介电层或保护层覆盖的部分移除，以暴露下导电结构；以及将一导电材料形成于第一沟槽结构与第二沟槽结构内，以形成设置于下导电结构的上方并与下导电结构耦合的一内连接通孔及一内连接线。

附图说明

以下将配合附图详述本公开实施例。应注意的是，依据产业的标准惯例，各种特征部件并未按照比例绘制。事实上，各种特征部件的尺寸可能经放大或缩小，以清楚地表现出本公开实施例的技术特征。

图1显示集成芯片的一些实施例的剖面图，集成芯片包含被保护层侧向围绕的内连接通孔。

图2显示集成芯片的一些实施例的剖面图，集成芯片包含被保护层侧向围绕的内连接通孔。

图3显示集成芯片的一些实施例的剖面图，集成芯片包含被保护层侧向围绕并与一个或多个半导体装置耦合的内连接通孔。

图4A示出一些实施例的方法的剖面图的一个阶段。

图4B示出一些实施例的方法的剖面图的一个阶段。

图5A示出一些实施例的方法的剖面图的一个阶段。

图5B示出一些实施例的方法的剖面图的一个阶段。