[发明专利]碳化硅半导体装置的制造方法

说明书

本发明提供碳化硅半导体装置的制造方法，该碳化硅半导体装置是混合有肖特基结和pn结的JBS结构的碳化硅二极管，该碳化硅半导体装置的制造方法能够维持SBD结构的低的正向电压，且提高浪涌电流耐量。通过低温度和高温度这2次的热处理使金属材料膜(52)和半导体基板(30)反应，在氧化膜(51)自对准地形成镍硅化物膜(33)，该金属材料膜(52)依次层叠有与在氧化膜(51)的开口部(51a、51b)分别露出的p型区(13)和FLR(21)的整个连接区域(20a)部分接触的第一镍膜(58)、铝膜(53)和第二镍膜(54)。

技术领域

本发明涉及碳化硅半导体装置的制造方法。

背景技术

近年来，碳化硅(SiC)半导体作为能够制作(制造)超过使用硅(Si)半导体的半导体装置的极限的半导体装置(以下，称为碳化硅半导体装置)的半导体材料备受关注。特别是，碳化硅半导体与硅半导体相比，利用绝缘击穿电场强度大且热导率高的特长，期待应用于高耐压(例如1700V以上)半导体装置。

在碳化硅半导体装置为二极管(以下称为碳化硅二极管)的情况下，由于构成n^-型漂移区的n^-型外延层的设计规格可以设定为薄的厚度和高的杂质浓度，所以耐压达到3300V等级左右的碳化硅二极管一般采用肖特基势垒二极管(SBD：Schottky BarrierDiode)结构。

对现有的SBD结构的碳化硅二极管的结构进行说明。图22是表示从半导体基板的正面侧观察现有的碳化硅半导体装置的状态的俯视图。图22所示的现有的碳化硅半导体装置140是SBD结构的垂直型的碳化硅二极管，其中，在有源区110中，在包含碳化硅的半导体基板130的整个正面，沿着半导体基板130的正面形成有肖特基结。

现有的碳化硅半导体装置140的肖特基结由在半导体基板130的正面露出的n^-型漂移区112和设置于半导体基板130的正面上的金属层所构成的正面电极(未图示)形成。符号120、121分别是边缘终端区和场限制环(FLR：Field Limiting Ring)。

通常，在SBD结构中，存在半导体基板130与正面电极的接合面处的电场强度高，在施加反向电压时，由电子隧穿肖特基势垒而引起的反向漏电电流增大，或由碳化硅固有的表面缺陷引起的反向漏电电流增大这样的问题。因此，提出了采用在半导体基板130的正面侧混合有肖特基结和pn结的结势垒肖特基(Junction Barrier Schottky，JBS)结构的碳化硅二极管。

对现有的JBS结构的碳化硅二极管的结构进行说明。图23是表示从半导体基板的正面侧观察现有的碳化硅半导体装置的另一个例子的状态的俯视图。在图23中，省略边缘终端区的耐压结构、配置于半导体基板130的正面上的正面电极114、场氧化膜115的图示。图24是表示图23的切割线AA-AA’处的截面结构的截面图。符号119为背面电极。

图23和图24所示的现有的碳化硅半导体装置140’与图22所示的现有的碳化硅半导体装置140的不同之处在于，在有源区110中，在半导体基板130的正面侧混合有由n^-型漂移区112与构成正面电极114的钛膜131的肖特基结形成的SBD结构以及由p型区113与n^-型漂移区112的pn结形成的JBS结构。

p型区113在有源区110中选择性地设置于半导体基板130的正面的表面区域。在相邻的p型区113之间，在半导体基板130的正面露出有n^-型漂移区112。由p型区113和n^-型漂移区112在半导体基板130的正面形成有pn结。相邻的p型区113间的n^-型漂移区112与设置于半导体基板130的正面上的正面电极114的最下层的钛膜131形成肖特基结。