[发明专利]半导体功率及其制作方法

说明书

本申请实施例提供的半导体功率器件及其制作方法，涉及半导体器件制作领域。通过多个相互间隔的扩散窗口对衬底进行一次性杂质注入，在衬底形成掺杂浓度渐变的VLD终端，并在VLD终端上制作包括多晶硅图形和金属场板的复合场板。采用VLD终端相比分压环终端，可以缩短场板所在区域的面积，增加源区的面积，使半导体功率器件的功率容量更大(耐高压)，热阻更低，另外采用多晶硅图形和金属场板的复合场板可以提高电压稳定性，提高半导体功率器件的可靠性。

技术领域

本申请涉及半导体功率制作技术领域，具体而言，涉及一种半导体器件及其制作方法。

背景技术

半导体功率器件(比如，MOS器件)以高反击穿电压、高可靠性、低成本被市场广泛使用。随着应用领域的增加，超高压产品(比如，1000V、1200V、1500V甚至1700V)的市场需求越来越大。

采用传统的分压环终端技术会增加平面半导体功率器件的成本，会降低平面半导体功率器件的竞争优势。有鉴于此，设计一种能够降低平面半导体功率器件制作成本，且耐高压的半导体功率器件，成为本领域技术人员急需解决的技术问题。

发明内容

为了克服上述技术背景中所提及的技术问题，本申请实施例提供一种半导体功率器件及其制作方法。

本申请的第一方面，提供一种半导体功率器件制作方法，所述方法包括：

提供一衬底；

在所述衬底的上表面形成多个相互间隔的扩散窗口，并基于所述扩散窗口对所述衬底进行掺杂形成VLD终端，其中，多个扩散窗口的宽度从所述衬底上表面的一端往所述衬底上表面的另一端依次减小；

在所述衬底上表面的两端形成源区窗口，并在所述源区窗口对应的衬底区域形成JFET区；

在所述衬底上方形成多晶硅层，并通过对所述多晶硅层进行刻蚀得到多个离散的多晶硅图形；

对所述源区窗口中未被所述多晶硅图形覆盖的区域进行N+离子注入，并进行推结处理，形成N+区；

在所述衬底上方形成绝缘层，并在所述绝缘层上形成多个场板接触孔，其中，所述场板接触孔位于相邻的多晶硅图形之间对应的区域；

对所述源区窗口中未被所述多晶硅图形覆盖的区域所对应的衬底进行刻蚀，形成电极接触缺口；

在所述绝缘层远离衬底一侧沉积金属层，并通过刻蚀所述金属层形成至少位于所述源区窗口的电极及位于所述场板接触孔上的场板，其中，所述电极中的源极和漏极通过所述电极接触缺口与所述JFET区连接，所述电极中的栅极与一多晶硅图形连接。

在本申请的一种可能实施例中，所述在所述衬底的上表面形成多个相互间隔的扩散窗口，并基于所述扩散窗口对所述衬底进行掺杂形成VLD终端的步骤，包括：

在所述衬底的上表面生长厚度为0.3um-0.5um的氧化层；

通过刻蚀所述氧化层，形成多个相互间隔的扩散窗口；

在60KEV-90KEV的注入功率下，通过所述扩散窗口，向所述衬底注入剂量为5E12-8E12的硼，并在1000℃-1100℃的温度下进行推结和氧化处理，在所述衬底形成掺杂厚度从所述衬底一端向另一端逐渐变小的VLD终端，并在所述衬底上表面形成厚度为1.5um-2.0um的氧化层。

在本申请的一种可能实施例中，所述在所述衬底的两端形成源区窗口，并在所述源区窗口对应的衬底区域形成JFET区的步骤，包括：

在所述衬底的两端形成源区窗口；

在100KEV的注入功率下，通过所述源区窗口，向所述衬底注入剂量为2.2E12的磷；