[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，半导体结构包括：基底；栅极结构，位于基底上；源漏掺杂层，位于栅极结构两侧的基底内；层间介质层，位于栅极结构露出的基底上，层间介质层覆盖源漏掺杂层；接触孔，贯穿栅极结构两侧的层间介质层，接触孔底部露出源漏掺杂层；底部源漏插塞，位于接触孔中且电连接源漏掺杂层；侧壁层，位于底部源漏插塞的侧壁和接触孔的侧壁之间，侧壁层的顶部低于底部源漏插塞的顶部，层间介质层、侧壁层和底部源漏插塞围成开口；密封层，覆盖底部源漏插塞的顶部、开口露出的底部源漏插塞的侧壁、以及开口的顶部。酸性等溶液不易渗透进密封层影响底部源漏插塞，降低在底部源漏插塞中形成孔隙的概率，从而提高半导体的结构性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的电学性能。

为解决上述问题，本发明实施例提供一种半导体结构，包括：基底；栅极结构，位于所述基底上；源漏掺杂层，位于所述栅极结构两侧的基底内；层间介质层，位于所述栅极结构露出的基底上，所述层间介质层覆盖所述源漏掺杂层；接触孔，贯穿所述栅极结构两侧的所述层间介质层，所述接触孔底部露出所述源漏掺杂层；底部源漏插塞，位于所述接触孔中且电连接所述源漏掺杂层；侧壁层，位于所述底部源漏插塞的侧壁和所述接触孔的侧壁之间，所述侧壁层的顶部低于所述底部源漏插塞的顶部，所述层间介质层、侧壁层和底部源漏插塞围成开口；密封层，覆盖所述底部源漏插塞的顶部、所述开口露出的所述底部源漏插塞的侧壁、以及所述开口的顶部。

相应的，本发明实施例还提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有栅极结构，所述栅极结构两侧的基底内形成有源漏掺杂层，所述栅极结构露出的基底上形成有层间介质层，所述层间介质层覆盖所述源漏掺杂层；刻蚀所述栅极结构两侧的所述层间介质层，在所述层间介质层中形成露出所述源漏掺杂层的接触孔；在所述接触孔的侧壁形成侧壁层；形成所述侧壁层后，在所述接触孔内形成底部源漏插塞；刻蚀所述侧壁层，形成由所述层间介质层、侧壁层和底部源漏插塞围成的开口；在所述开口的底部、所述底部源漏插塞的顶部、以及所述开口露出的所述底部源漏插塞的侧壁形成密封层。

与现有技术相比，本发明实施例的技术方案具有以下优点：