[发明专利]半导体装置

说明书

本公开提供一种半导体装置。其包括鳍片、栅极堆叠、隔离区、外延源极/漏极区以及源极/漏极接触件，鳍片从半导体基板延伸；栅极堆叠位于鳍片的上方，并沿着鳍片的侧壁；隔离区围绕栅极堆叠；外延源极/漏极区位于鳍片之中，并邻近栅极堆叠；源极/漏极接触件，延伸穿过隔离区，源极/漏极接触件包括第一硅化物区、第二硅化物区以及导电材料。第一硅化物区位于外延源极/漏极区之中，第一硅化物区包括NiSi₂；第二硅化物区位于第一硅化区之上，第二硅化区包括TiSi_x；导电材料位于第二硅化物区之上。

技术领域

本发明实施例涉及一种半导体装置及其形成方法，尤其涉及一种鳍式场效晶体管装置及其形成方法。

背景技术

半导体装置被用于各种电子应用中，例如个人电脑、手机、数字相机以及其他电子设备。一般通过在半导体基板上依序沉积绝缘或介电层、导电层以及半导体层材料以制造半导体装置，并使用光刻对各种材料层进行图案化，以在其上形成电路组件及元件。

半导体产业通过持续减小最小部件尺寸以持续提高各种电子组件(例如晶体管、二极管、电阻、电容等)的整合密度，其允许将更多组件整合至给定区域中。然而，随着最小部件尺寸的减小，出现了应解决的额外问题。

发明内容

本发明的目的在于提供一种半导体装置，以解决上述至少一个问题。

本发明一些实施例提供一种半导体装置，包括鳍片、栅极堆叠、隔离区、外延源极/漏极区以及源极/漏极接触件。鳍片从半导体基板延伸；栅极堆叠位于鳍片的上方，并沿着鳍片的侧壁；隔离区，围绕栅极堆叠；外延源极/漏极区位于鳍片之中，并邻近栅极堆叠；源极/漏极接触件延伸穿过隔离区，源极/漏极接触件包括第一硅化物区、第二硅化物区以及导电材料。第一硅化物区位于外延源极/漏极区之中，第一硅化物区包括NiSi₂；第二硅化物区位于第一硅化区之上，第二硅化区包括TiSi_x；导电材料位于第二硅化物区之上。

本发明一些实施例提供一种半导体装置，包括：介电层，位于半导体区之上；接触插塞，位于介电层之中，接触插塞包括导电材料，导电材料被衬层材料围绕；第一硅化物区，位于半导体区之中，第一硅化物区包括第一金属的硅化物，且其中接触插塞延伸穿过介电层，以物理接触第一硅化物区；以及第二硅化物区，位于半导体区之中，第二硅化物区包括第二金属的硅化物，其中第二金属不同于第一金属，且其中第一硅化物区物理接触第二硅化物区。

本发明一些实施例提供一种形成半导体装置的方法，包括：于半导体区之上沉积介电层；于介电层之中图案化开口，开口露出半导体区；于半导体区之上沉积第一金属层，第一金属层包括第一金属；于第一金属层之上沉积第二金属层，第二金属层包括第二金属，第二金属不同于第一金属；以及执行第一退火工艺，以使位于第一金属层下方的半导体区的部分与第二金属层的第二金属反应，以在半导体区之中形成第二金属的硅化物。

附图说明

以下将配合所附图示详述本公开的各面向。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小单元的尺寸，以清楚地表现出本公开的特征。

图1根据一些实施例，示出示例的鳍式场效晶体管(FinFET)的三维视图。

图2、图3、图4、图5、图6、图7、图8A、图8B、图9A、图9B、图10A、图10B、图10C、图10D、图11A、图11B、图12A、图12B、图13A、图13B、图14A、图14B、图14C、图15A及图15B是根据一些实施例，在鳍式场效晶体管(FinFETs)的制造中间阶段的剖面图。

图16、图17、图18、图19、图20、图21、图22、图23、图24、图25A及图25B是根据一些实施例，在鳍式场效晶体管(FinFETs)的外延源极/漏极接触件的制造中间阶段的剖面图。

附图标记如下：