[发明专利]用于半导体器件的接口和其接口方法

说明书

本发明公开一种用于半导体器件的接口和其接口方法。半导体器件具有用导电连接并堆叠在一起的单个主器件和多个从器件。接口包含主接口，主接口建造于主器件中且包含具有主连接垫矩阵的主接口电路。另外，从接口实施于每一从器件中且包含从接口电路，从接口电路具有从连接垫矩阵以对应地连接到主连接垫矩阵。时钟布线将通过主接口和从接口传送时钟信号。主器件通过主接口将指令和从识别码传送到所有从接口。对应于从识别码的从器件将执行指令的结果通过从接口和主接口向主器件回应。

技术领域

本发明涉及半导体器件的制造，且更具体地，涉及一种用于半导体器件的接口和用于半导体器件的接口方法。

背景技术

基于半导体集成电路的数字电子装置(例如手机、数码相机、个人数字助理(personal digital assistants,PDA)等)设计成具有更强大的功能性以适应现代数字世界中的各种应用。然而，随着半导体制造的趋势，数字电子装置意图在增进功能和提升性能的情况下变得更小且更轻。可将半导体器件封装成3D半导体器件，其中若干电路芯片可堆叠在一起且整合为更大的集成电路，其中连接垫部和硅穿孔(through-silicon via,TSV)用于芯片之间进行连接。

已提出系统集成芯片(system-on-integrated-chip,SoIC)封装和晶片对晶片(wafer-on-wafer,WoW)封装以及晶粒对芯片对衬底(chip-on-wafer-on-substrate,CoWoS)封装技术以及封装如按高度堆叠在一起的多个芯片。

然而，作为3D堆叠的主芯片与多个从芯片之间的通信仍然处于开发中，以在具有紧凑结构的情况下具有更好的性能。

发明内容

本发明提供用于3D半导体器件的接口，其中单个主芯片与其上的多个从芯片堆叠以形成3D封装结构。接口允许以高效方式在单个主芯片与从芯片之间进行通信。

在实施例中，本发明提供一种用于半导体器件的接口。半导体器件包含主器件和多个从器件。主器件与从器件经由导电连接堆叠在一起。接口包含主接口、从接口以及时钟布线(clock route)。主接口建造于主器件中且包含具有主连接垫矩阵(bond pattern)的主接口电路。从接口建造于每一个从器件且包含从接口电路，所述从接口电路具有从连接垫矩阵以对应地连接到主连接垫矩阵。时钟布线用于通过主接口和从接口传送时钟信号。主器件通过主接口将指令和从识别码传送到所有从接口。对应于从识别码的从器件將执行指令的结果通过从接口和主接口向主器件回应。

在实施例中，本发明还提供一种用于半导体器件的接口方法。半导体器件包含单个主器件和多个从器件。主器件与从器件经由导电连接堆叠在一起。接口方法包含在主器件中建造主接口，所述主接口包含具有主连接垫矩阵的主接口电路。另外，从接口建造于每一个从器件，从接口包含从接口电路，所述从接口电路具有从连接垫矩阵以对应地连接到主连接垫矩阵。建造时钟布线以通过主接口和从接口传送时钟信号。主器件通过主接口将指令和从识别码传送到所有从接口。对应于从识别码的从器件将执行指令的结果通过从接口和主接口向主器件回应。

为了使前述内容更容易理解，以下详细地描述附有附图的若干实施例。

附图说明

包含附图以提供对本公开的进一步理解，且附图并入本说明书中且构成本说明书的一部分。附图示出本公开的示范性实施例，且与说明书一起用来解释本公开的原理。

图1是示意性地示出根据本发明的实施例的3D半导体器件的横截面堆叠结构的附图；

图2是示意性地示出根据本发明的实施例的具有接口的3D半导体器件的横截面堆叠结构的附图；

图3是示意性地示出根据本发明的实施例的具有接口的通信机制的3D半导体器件的透视堆叠结构的附图；

图4是示意性地示出根据本发明的实施例的主芯片与从芯片之间的接口的通信机制的附图；