[发明专利]半导体结构的形成方法

说明书

一种半导体结构的形成方法，包括：提供待刻蚀层；在待刻蚀层上形成初始牺牲层；在初始牺牲层内形成改性层，所述改性层的厚度小于所述初始牺牲层的厚度，所述改性层与初始牺牲层的刻蚀速率不同；采用第一刻蚀去除部分所述初始牺牲层，在改性层之间形成凹槽，所述凹槽的深度小于初始牺牲层的厚度；以所述改性层为掩膜，采用第二刻蚀去除所述凹槽底部暴露出的初始牺牲层，形成牺牲层和位于牺牲层上的改性层。所述方法形成的半导体结构的性能得到提升。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。

背景技术

随着超大规模集成电路(VLSI)性能的不断提高、器件尺寸逐渐缩小及器件密度不断增大，工艺节点持续缩小。由于下一代光刻技术——极紫外光刻(Extreme Ultra-violet，简称EUV)的光源功率不足，其投入量产的时间一直被延后，从而193纳米(nm)深紫外(Deep Ultra-violet，简称DUV)浸润式光刻技术不可避免地会被继续使用很长一段时间。但深紫外浸润式光刻技术单次曝光的分辨率大约为38纳米(nm)，要使工艺节点进一步缩小，必须使用新的工艺方法。因此，引入了多种形成图案的材料，所述材料在适当的条件下能够改性，在一定的条件下，改性后的材料与原所述材料具有较大的刻蚀选择比，从而能够形成纳米(nm)尺寸的结构单元的有序图形，形成需要形成的半导体结构的图案。

然而，随着半导体技术节点的再一步降低，现有的采用对材料改性作为图案形成的半导体结构的方法有待改善。

发明内容

本发明解决的技术问题是提供一种半导体结构的形成方法，以改善形成半导体结构的图案。

为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供待刻蚀层；在待刻蚀层上形成初始牺牲层；在初始牺牲层内形成改性层，所述改性层的厚度小于所述初始牺牲层的厚度，所述改性层与初始牺牲层的刻蚀速率不同；采用第一刻蚀去除部分所述初始牺牲层，在改性层之间形成凹槽，所述凹槽的深度小于初始牺牲层的厚度；以所述改性层为掩膜，采用第二刻蚀去除所述凹槽底部暴露出的初始牺牲层，形成牺牲层和位于牺牲层上的改性层。

可选的，所述改性层的厚度为所述初始牺牲层厚度的三分之一至三分之二。

可选的，所述凹槽的底部与所述改性层的底部平面齐平。

可选的，所述第一刻蚀的工艺包括湿法刻蚀工艺。

可选的，所述第二刻蚀的工艺包括干法刻蚀工艺。

可选的，还包括：以所述牺牲层和位于牺牲层上的改性层为掩膜刻蚀所述待刻蚀层。

可选的，所述改性层的形成方法包括：在初始牺牲层上形成第一掩膜结构，所述第一掩膜结构暴露出部分所述初始牺牲层顶部表面；以所述第一掩膜结构为掩膜对所述初始牺牲层进行离子注入，形成所述改性层。

可选的，对所述初始牺牲层进行离子注入的离子包括碳离子、氟离子或氮离子。

可选的，在形成改性层之后，去除部分初始牺牲层之前，还包括：在初始牺牲层和改性层上形成第二掩膜结构，所述第二掩膜结构暴露出部分初始牺牲层表面和部分改性层表面；以所述第二掩膜结构为掩膜刻蚀暴露出的初始牺牲层和改性层，直至暴露出待刻蚀层表面，在待刻蚀层上形成复合结构，所述复合结构包括过渡牺牲层和位于过渡牺牲层内的部分改性层。

可选的，形成复合结构之后，在复合结构侧壁形成侧墙结构；去除部分所述过渡牺牲层，形成所述凹槽，部分所述凹槽暴露出所述侧墙结构侧壁。

可选的，形成牺牲层和位于牺牲层上的改性层之后，还包括：以所述侧墙结构、牺牲层和位于牺牲层上的改性层为掩膜刻蚀所述待刻蚀层。

可选的，所述侧墙结构的形成方法包括：在复合结构顶部表面和侧壁表面以及待刻蚀层表面形成侧墙材料层；回刻蚀所述侧墙材料层，直至暴露出复合结构顶部表面，形成所述侧墙结构。