[发明专利]用于低容量TVS的封装结构

说明书

本文提供了用于低容量瞬态电压抑制(TVS)设备的封装结构。在一个示例中，封装结构可包括包含管芯焊盘的第一引线框和耦合到所述第一引线框的芯片堆叠体。所述芯片堆叠体可以包括耦合到所述管芯焊盘的瞬态电压抑制(TVS)设备、耦合到TVS设备的焊料晶片和耦合到所述焊料晶片的玻璃钝化托盘(GPP)设备。

技术领域

本公开总体上涉及半导体器件领域，并且更具体地涉及一种用于低容量瞬态电压抑制(TVS)设备的封装结构。

背景技术

封装集成电路通常是半导体器件制造的最后阶段。在封装过程中，代表半导体器件核心的半导体管芯被包装在保护管芯免受物理损坏和腐蚀的外壳中。例如，半导体管芯通常使用焊料合金回流、导电环氧树脂等安装在铜基板上。然后安装的半导体管芯通常被包封在塑料或环氧化合物内。

随着对半导体器件的功率要求的提高，更大的半导体管芯(有时称为“大面积半导体管芯”)对于提供相应更高水平的电流处理变得很有必要。在某些情况下，例如在TVS二极管应用中，多个大面积管芯必须以堆叠体配置串联连接，以提供足够高的击穿电压。然而，用于例如表面安装c-型(SMC)封装的越来越大的半导体管芯具有过大的焊料空洞率。针对至少这一缺点而提供了本公开。

发明内容

提供本发明内容是为了以简化的形式引入一些概念，这些概念将在下面的具体实施例中进一步描述。发明内容不旨在标识所要求保护的主题的关键特征或基本特征，该发明内容也不旨在帮助确定所要求保护的主题的范围。

在一些实施例中，封装结构可以包括包含管芯焊盘的第一引线框，以及耦合到所述第一引线框的芯片堆叠体(stack)。所述芯片堆叠体可以包括耦合到所述管芯焊盘的瞬态电压抑制(TVS)设备、耦合到TVS设备的导电晶片和耦合到所述导电晶片的玻璃钝化托盘(GPP)设备。

在一些实施例中，半导体封装可包括包含管芯焊盘的第一引线框，以及耦合到所述第一引线框的芯片堆叠体，其中，所述芯片堆叠体包括夹在瞬态电压抑制(TVS)芯片和玻璃钝化托盘(GPP)芯片之间的焊料晶片。

在一些实施例中，一种用于形成封装结构的方法可以包括提供包括管芯焊盘的第一引线框，并将芯片堆叠体耦合到所述第一引线框。所述芯片堆叠体可以包括耦合到所述管芯焊盘的瞬态电压抑制(TVS)设备、耦合到TVS设备的焊料晶片以及耦合到所述焊料晶片的玻璃钝化托盘(GPP)设备。

附图说明

附图示出了本公开的示例性方法，包括其原理的实际应用，如下所示：

图1是根据本公开的实施例的半导体封装的侧视图；

图2是根据本公开的实施例的半导体封装的第一引线框的俯视图；

图3是根据本公开的实施例的半导体封装的第一引线框的侧视图；

图4是根据本公开的实施例的半导体封装的夹片的俯视图；

图5是根据本公开的实施例的半导体封装的夹片的侧视图；

图6是根据本公开的实施例的半导体封装的玻璃钝化工艺(GPP)芯片的俯视图；

图7是根据本公开的实施例的半导体封装的GPP芯片的侧视图；

图8是根据本公开的实施例的方法的流程图。

附图不一定是按比例的。附图仅仅是表示，并不意图描绘本公开的具体参数。附图旨在描绘本公开的典型实施例，因此不应被视为限制范围。在附图中，相似的编号表示相似的元件。

此外，为了说明清楚，一些附图中的某些元件可以省略，或者不按比例图示。为了说明清楚，横截面视图可以是“切片”或“近视”横截面视图的形式，省略了在“真实”横截面视图中否则可见的某些背景线。此外，为了清楚起见，某些附图中可以省略一些附图标记。

具体实施方式