[发明专利]包括具有可控尾部的非导电膜的半导体封装

说明书

包括具有可控尾部的非导电膜的半导体封装。根据一方面的半导体封装包括：封装基板；第一半导体芯片，其设置在封装基板上并且包括第一贯通电极；第二半导体芯片，其层叠在第一半导体芯片上并且具有第二贯通电极；以及非导电膜，其设置在第一半导体芯片和第二半导体芯片之间的接合区中。在接合区的边缘部分处，第一半导体芯片的边缘部分基于第二半导体芯片的边缘部分在横向方向上凹陷。

技术领域

本公开总体上涉及半导体封装，更具体地，涉及一种包括具有可控尾部的非导电膜的半导体封装。

背景技术

最近，已开发半导体封装以连同小型化和纤薄化实现高性能和大容量。为了实现高性能和大容量，已提出了多个半导体芯片层叠在封装基板上的结构。

作为示例，在多个半导体芯片通过倒装芯片接合方法彼此电连接的结构中，为了结构稳定性，不同半导体芯片接合至的凸块周围的区域可由各种材料填充。作为填充方法，例如，存在将填充材料注入到不同半导体芯片之间的空间中的底部填充方法、通过将涂覆有非导电糊剂或非导电膜的半导体芯片接合到另一半导体芯片来填充不同半导体芯片之间的空间的方法等。

发明内容

根据本公开的一方面的半导体封装可包括：封装基板；第一半导体芯片，其设置在封装基板上并且包括第一贯通电极；第二半导体芯片，其层叠在第一半导体芯片上并具有第二贯通电极；以及非导电膜，其设置在第一半导体芯片和第二半导体芯片之间的接合区中。在接合区在横向方向上的边缘部分处，第一半导体芯片的边缘部分可基于第二半导体芯片的边缘部分而在横向方向上凹陷。

根据本公开的另一方面的半导体封装可包括：封装基板；第一半导体芯片，其设置在封装基板上并具有第一贯通电极；第二半导体芯片，其层叠在第一半导体芯片上并具有第二贯通电极；以及非导电膜，其设置在第一半导体芯片和第二半导体芯片之间的接合区中。在该半导体封装中，在接合区的边缘部分处，第一半导体芯片可具有从与非导电膜接触的第一接合表面在第一半导体芯片的内方向上形成的中空部分。第一接合表面可以是在接合区的中央部分中第一半导体芯片和非导电膜之间的界面。

根据本公开的另一方面的半导体封装可包括：封装基板；相同类型的多个半导体芯片，其层叠在封装基板上以在垂直方向上彼此交叠；以及非导电膜，其设置在层叠的半导体芯片之间的接合区中。在接合区的边缘部分中，各个半导体芯片可具有从各个半导体芯片的上表面在半导体芯片的内方向上形成的中空部分。

附图说明

图1、图2和图3是示意性地示出在制造半导体封装时比较例的层叠半导体芯片的方法的示图。

图4A、图4B和图4C是示出比较例的在层叠半导体芯片时生成具有各种形状的非导电膜的尾部的工艺的示意图。

图5是示意性地示出根据本公开的比较例的半导体封装的横截面图。

图6A是示意性地示出根据本公开的实施方式的半导体封装的横截面图，图6B是图6A的半导体封装的区域“A”的放大平面图。

图7A是示意性地示出根据本公开的另一实施方式的半导体封装的横截面图，图7B是图7A的半导体封装的区域“B”的放大平面图。

图8A是示意性地示出根据本公开的另一实施方式的半导体封装的横截面图，图8B是图8A的半导体封装的区域“C”的放大平面图。

图9A是示意性地示出根据本公开的另一实施方式的半导体封装的横截面图，图9B是图9A的半导体封装的区域“D”的放大平面图。

图10A是示意性地示出根据本公开的另一实施方式的半导体封装的横截面图，图10B是图10A的半导体封装的区域“E”的放大平面图。

具体实施方式