[发明专利]光刻胶结构、图形化沉积层和半导体芯片及其制作方法

说明书

本申请实施例提供了一种光刻胶结构、图形化沉积层和半导体芯片及其制作方法。该光刻胶结构的制作方法，利用单种光刻胶、只需要使用单一显影液进行一次显影即可得到含底切的第二光刻胶层，且底切的尺寸可通过显影时间来控制，从而避免了例如传统剥离工艺中沉积材料与光刻胶结构的侧壁粘连而导致的剥离困难等问题；采用第一光刻胶层作为保护胶层，可以避免显影时，显影液对衬底材料的腐蚀损坏；并通过刻蚀第一光刻胶层，使得作为保护胶层的第一光刻胶层转变为图形限制胶层，能够有效地防止沉积材料过程中，沉积材料底部发生侧向扩散，得到形貌良好的沉积层。

技术领域

本发明涉及微纳加工技术领域，具体涉及一种光刻胶结构、图形化沉积层和半导体芯片及其制作方法。

背景技术

在微纳加工技术领域中，大多数的加工工艺，如剥离工艺，都需要通过制备特殊的光刻胶结构来实现。

以剥离工艺为例，传统技术中，一直存在如下问题：第一，沉积材料的侧壁易与光刻胶侧壁粘连，导致图形化沉积层的形貌较差；第二，光刻胶图形化的过程中，显影液会与衬底材料发生反应，对衬底材料造成腐蚀。

对于第一个问题，通常可采用制备出含底切的光刻胶结构来解决，但含底切的光刻胶结构使得沉积材料的底部容易产生侧向扩散，导致图形化沉积层的实际尺寸与定义尺寸不符。

对于第二个问题，传统技术方案中，只能通过选用使用不与衬底材料发生反应的显影液的光刻胶来解决，但这会降低工艺的兼容性。

发明内容

本发明申请针对现有方式的缺点，提供一种光刻胶结构、图形化沉积层和半导体芯片及其制作方法，将该方法用于剥离工艺的效果好，且剥离后的图形化沉积层的图形尺寸与定义图形尺寸保持一致。

第一方面，本申请实施例提供了一种光刻胶结构的制作方法，包括以下步骤：

在衬底上形成第一光刻胶层，并进行第一烘烤；

在进行所述第一烘烤后的所述第一光刻胶层上形成第二光刻胶层，并进行第二烘烤；

对进行所述第二烘烤后的所述第二光刻胶层进行局部曝光，并进行第三烘烤，其中，所述局部曝光的时长小于所述第二光刻胶层充分曝光的时长；

对所述第三烘烤后的所述第二光刻胶层进行显影和定影，得到图形化的第二光刻胶层，所述图形化的第二光刻胶层包括第一开口，所述第一开口对应所述局部曝光的曝光区或遮光区，所述第一开口包括第一部分和位于所述第一部分靠近所述衬底一侧的第二部分，所述第一部分的孔径小于所述第二部分的孔径，且所述第一部分在所述衬底上的正投影位于所述第二部分在所述衬底上的正投影内；

对进行所述定影后的所述第二光刻胶层进行泛曝光，并进行第四烘烤；

以进行所述第四烘烤后的所述图形化的第二光刻胶层作为掩膜版，对所述第一光刻胶层进行刻蚀，以获得图形化的第一光刻胶层。

可选地，在衬底上形成第一光刻胶层，并进行第一烘烤，包括：在衬底上以旋涂方式形成第一光刻胶层，并以所述第一光刻胶层的软烘温度对形成所述第一光刻胶层后的所述衬底进行烘烤，其中，所述的第一光刻胶层不与所述第二光刻胶层的显影液发生反应。

可选地，在进行所述第一烘烤后的所述第一光刻胶层上形成第二光刻胶层，并进行第二烘烤，包括：在所述第一光刻胶层远离所述衬底的一侧以旋涂方式形成第二光刻胶层，并以所述第二光刻胶层的软烘温度进行第二烘烤。

可选地，对进行所述第二烘烤后的所述第二光刻胶层进行局部曝光，并进行第三烘烤，包括：对进行所述第二烘烤后的所述衬底进行局部曝光，并以所述第二光刻胶层的前烘时间或反转烘烤时间进行第三烘烤。