[发明专利]半导体元件及其制造方法

说明书

本公开提供一种半导体元件及其制造方法。该半导体元件包括一基板；多个着陆垫，设置在该基板之上，该些着陆垫的至少一者包括一电容插塞的一突出部分与位于该突出部分之上的一第一间隔物，其中该第一间隔物的一宽度大于该电容插塞的一宽度；设置在该基板之上的多个位元线接触和分别设置在该些位元线接触之上的多个位元线，该位元线为延伸于两个相邻电容接触之间的一波状条纹；以及多个电容结构，分别设置在该些着陆垫之上。

技术领域

本公开主张2019年9月23日申请的美国正式申请案第16/578,782号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。

本公开涉及一种半导体元件及其制造方法。特别涉及一种具有覆盖层的半导体元件及其制造方法。

背景技术

半导体元件已运用在各种电子应用上，像是个人电脑、手机、数码相机以及其他的电子设备。半导体元件的尺寸不断微缩化，以满足对不断增长的计算能力的需求。但是，在微缩化的工艺期间会出现各种问题，这些问题会影响最终的电子特性、品质和产率。因此，在提高性能、品质、产率和可靠性方面仍然存在挑战。

上文的“现有技术”说明仅提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应做为本公开的任一部分。

发明内容

本公开的一方面提供一种半导体元件，包括：基板；多个着陆垫，设置在该基板之上，该些着陆垫的至少一者包括一电容插塞的一突出部分与位于该突出部分之上的一第一间隔物，其中该第一间隔物的一宽度大于该电容插塞的一宽度；设置在该基板之上的多个位元线接触和分别设置在该些位元线接触之上的多个位元线，其中该些位元线的至少一者为延伸于两个相邻电容接触之间的一波状条纹；以及多个电容结构，分别设置在该些着陆垫之上。

在一些实施例中，该第一间隔物包括金属硅化物且设置在该突出部分的一侧壁上。

在一些实施例中，该第一间隔物包括多晶硅且设置在该突出部分的一侧壁上。

在一些实施例中，该半导体元件还包括一第二间隔物，设置在该第一间隔物之上。

在一些实施例中，该第二间隔物包括金属硅化物。

在一些实施例中，该半导体元件还包括设置于该基板之上的多个电容接触，该些着陆垫设置在该些电容接触之上，该些电容接触的至少一者具有一颈部和位于该颈部之上的一头部，其中该头部的一上部宽度大于该颈部的一上部宽度。

在一些实施例中，该头部的该上部宽度大于该头部的一底部宽度。

在一些实施例中，该颈部的该上部宽度与该头部的一底部宽度实质上相同。

在一些实施例中，该头部具有一弯曲侧壁。

在一些实施例中，该头部具有渐缩的轮廓。

本公开的另一方面提供一种半导体元件的制造方法，包括：提供一基板，其包括多个第一区域和第二区域；分别形成多个位元线接触于该基板的该些第一区域之上；分别形成多个位元线于该些位元线接触之上；分别形成多个电容接触于该基板的该些第二区域之上；分别形成多个电容插塞于该些电容接触之上；分别形成多个第一间隔物于该些电容插塞的多个突出部分之上，其中该第一间隔物的一宽度大于该电容插塞的一宽度；以及分别形成多个电容结构于该些第一间隔物之上；其中该些位元线的至少一者为延伸于两个相邻电容接触之间的一波状条纹。

在一些实施例中，该第一间隔物包括金属硅化物且形成于该突出部分的一侧壁上。

在一些实施例中，该第一间隔物包括多晶硅且设置在该突出部分的一侧壁上。

在一些实施例中，该半导体元件的制备方法还包括：分别形成多个第二间隔物于该些第一间隔物之上。