[发明专利]半导体结构及制备方法

说明书

本申请涉及半导体技术领域，具体涉及一种半导体结构，包括：衬底，具有由隔离结构所定义出的有源区；埋入式字线，沿着第一方向延伸跨过所述有源区；埋入式位线，沿至少部分所述隔离结构延伸，且延伸方向与所述第一方向相交；气隙，位于相邻的两个所述埋入式字线之间。通过将埋入式位线形成在隔离结构中，降低了位线‑单元的耦合作用，改善了数据感测裕度，再者，本申请在相邻的埋入式字线之间形成气隙，由于空气的介电常数较小，这样可以降低相邻埋入式字线的耦合作用，达到降低了相邻的有源区之间的行锤击效应，提高了半导体器件的可靠性。

技术领域

本申请涉及半导体技术领域，具体涉及一种半导体结构及制备方法。

背景技术

随着DRAM单元尺寸(Cell Size)的减少,如图1所示，位线11’-单元(Bit line-Cell)间的耦合(Coupling)引起数据感测裕度(Data Sensing Margin)问题,导致字线-字线(Word line-Word line)之间耦合(Coupling)的可靠性问题。在图1所示的DRAM单元(Cell)结构中,字线12’-字线12’(Word line-Word line)之间因耦合(Coupling)产生的干扰(Disturbance)及行锤击效应(Row Hammer Effect)引发了可靠性问题。

发明内容

本申请至少在一定程度上解决相关技术中的上述技术问题。为此，本申请提出一种半导体结构及制备方法，以提高现有半导体器件的可靠性。

为了实现上述目的，本申请第一方面提供了一种半导体结构，包括：

衬底，具有由隔离结构所定义出的有源区；

埋入式字线，沿着第一方向延伸跨过所述有源区；

埋入式位线，沿至少部分所述隔离结构延伸，且延伸方向与所述第一方向相交；

气隙，位于相邻的两个所述埋入式字线之间。

本申请第二方面提供了一种半导体结构的制备方法，包括以下步骤：

在衬底内形成隔离结构，以定义出至少一个有源区；

在所述衬底中形成埋入式字线，所述埋入式字线沿着第一方向延伸并跨过所述有源区；

在所述隔离结构中形成埋入式位线，所述埋入式位线沿至少部分所述隔离结构延伸，且延伸方向与所述第一方向相交；

在所述衬底中形成气隙，且所述气隙位于相邻的两个所述埋入式字线之间。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本申请的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1示出了现有技术的半导体结构剖面示意图；

图2示出了本申请一些实施例的半导体结构的部分阵列布局图；

图3是沿着图2的A-A’方向的剖视图，示出了在衬底上形成隔离结构后的结构；

图4是沿着图2的B-B’方向的剖视图，示出了在隔离结构中形成埋入式位线后的结构；

图5示出了在图3形成埋入式字线后的结构示意图；

图6示出了在图4上形成位线接触件14后的结构示意图；

图7示出了沿着图2的A-A’方向的剖视图，示出了半导体结构的剖面示意图；

图8示出了沿着图2的B-B’方向的剖视图，示出了半导体结构的剖面示意图。

具体实施方式