[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中结构包括：基底，所述基底上具有栅极结构，且所述栅极结构两侧的基底内分别具有源漏掺杂区；位于所述基底上覆盖所述栅极结构表面和源漏掺杂区表面的介质层，且所述介质层内具有暴露出源漏掺杂区顶部表面的开口；位于所述开口侧壁表面的第一隔离层；位于所述第一隔离层上和源漏掺杂区表面的导电结构，且所述导电结构填充满所述开口。由于所述第一隔离层具有一定的厚度，且所述第一隔离层具有隔离作用，能够降低形成所述开口的刻蚀工艺的难度的同时，有效减少漏电流的产生。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着集成电路的制作向超大规模集成电路的发展，其内部电路的密度越来越大，元件数量不断增加，器件尺寸不断缩小。

半导体集成电路的制作过程极其复杂，需要在一小面积的硅片上制作出特定电路所需要的各种电子组件，并且还需要在各个组件间制作适当的内连导线形成电性连接，才能发挥其所期望实现的功能。晶体管作为最基本的半导体器件目前正被广泛应用，所述晶体管包括：衬底；位于衬底上的栅极结构；位于栅极结构两侧的源漏掺杂区。为了实现晶体管与衬底上的其他半导体器件形成电连接，还需要制作大量的导电结构，例如，位于源漏掺杂区表面的导电插塞或电互连线，这些导电结构性能的好坏对电路的整体性能有着重要的影响。

然而，现有技术形成的半导体结构的性能有待提升。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高形成的半导体结构的性能。

为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：基底，所述基底上具有栅极结构，且所述栅极结构两侧的基底内分别具有源漏掺杂区；位于所述基底上覆盖所述栅极结构表面和源漏掺杂区表面的介质层，且所述介质层内具有暴露出源漏掺杂区顶部表面的开口；位于所述开口侧壁表面的第一隔离层；位于所述第一隔离层上和源漏掺杂区表面的导电结构，且所述导电结构填充满所述开口。

可选的，所述第一隔离层沿垂直于开口侧壁表面方向上的尺寸范围为3纳米至6纳米。

可选的，所述第一隔离层的材料为绝缘材料，所述绝缘材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。

可选的，所述开口沿垂直于开口侧壁表面方向上的尺寸范围为10纳米至30纳米。

可选的，还包括：位于所述第一隔离层表面的第二隔离层，且所述第二隔离层位于所述导电结构和第一隔离层之间。

可选的，所述第二隔离层沿垂直于开口侧壁表面方向上的尺寸范围为3纳米至6纳米。

可选的，所述第二隔离层的材料为绝缘材料，所述绝缘材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。

可选的，所述导电结构包括：位于所述源漏掺杂区表面和第一隔离层上的粘附层、位于所述粘附层表面的导电层，且所述导电层填充满所述开口。

可选的，所述基底包括衬底和位于所述衬底表面的鳍部，所述栅极结构横跨所述鳍部，且所述栅极结构位于部分所述鳍部的顶部表面和侧壁表面，所述源漏掺杂区位于所述栅极结构两侧的鳍部内。

可选的，所述介质层的顶部表面高于栅极结构的顶部表面。

可选的，所述栅极结构包括：位于基底表面的栅介质层、位于栅介质层表面的栅极层、以及位于所述栅介质层顶部表面和栅极层顶部表面的阻挡层。

可选的，所述相邻栅极结构之间的距离范围为10纳米至55纳米。