[发明专利]一种功率MOSFET芯片的封装结构

说明书

本发明公开了一种功率MOSFET芯片的封装结构，包括：MOSFET芯片，其正面包含栅极和源极，其背面包含漏极；第一导电体，与MOSFET芯片背面的漏极电性连接；第二导电体，通过压接封装与MOSFET芯片正面的源极电性连接；源极占据MOSFET芯片正面的区域内设有应力缓冲区，第二导电体与源极接触的边缘位于应力缓冲区内；MOSFET芯片对应应力缓冲区的部分不含有元胞结构。通过在MOSFET芯片的源极增设应力缓冲区，可以显著降低第二导电体边缘应力集中对MOSFET芯片内部元胞结构的损坏，大幅提高MOSFET芯片的抗压性能和可靠性，同时保留双面散热能力，有利于提高器件功率等级。

技术领域

本发明涉及半导体封装技术领域，具体涉及一种功率MOSFET芯片的封装结构。

背景技术

目前大功率MOSFET器件按封装工艺可分为焊接型与压接型。常见的焊接型功率MOSFET封装结构主要包括母排电极、键合引线、芯片、焊层、衬板和基板几大部分，其中芯片焊接与固定以及各芯片电极互连键合引线是焊接型封装的关键环节。为了提高器件的可靠性，要求各部分材料的热膨胀系数相匹配，散热特性好及连接界面尽量少且连接牢固。随着功率等级不断提升，在焊接、引线键合等工艺条件限制下，焊接型结构存在的芯片焊层退化、引线脱落等失效问题更加突出。

压接型封装是功率MOSFET器件另外一种封装形式，多个MOSFET芯片并联通过压力连接到外壳两极。压接型结构内无焊层和引线键合，可双面散热，并具有失效短路的特点，因此相比焊接型MOSFET器件，压接型MOSFET器件具有更大功率密度、更低的热阻、更高的工作结温、更低的寄生电感、更宽的安全工作区和更高的可靠性，便于串联应用，用在大功率和可靠性要求高的应用领域优势明显。

目前的压接封装中，芯片两侧均为金属硬台面接触，此类结构形式简单，但对芯片厚度一致性及压力均匀性要求高，对内部结构件和应用时选用的散热器表面加工精度要求严格。随着器件容量提高、内部芯片数量增加，压力和压接面积也会相应增大，大面积高精度加工实现更加困难。由于芯片与金属结构硬接触，不同薄厚的部位在压装时承受的压力差别非常大，压力不均会引起接触电阻和热阻的差异，使器件内部出现区域性温度过高现象，最终加速芯片老化失效。如果应力集中严重，芯片将被直接磨损压坏。

传统碳化硅MOSFET芯片的结构如图1所示，由于大功率碳化硅MOSFET芯片的源极和漏极之间需要承受6.5kV以上的高电压，为此源极24和漏极之间需要设置终端结构21来实现绝缘，源极24和栅极22之间也需要设置场截止环23，终端结构21必然占据芯片正面的一部分面积，导致同在芯片正面的源极24面积小于芯片整体面积，而与芯片源极24接触的导电体不能接触到终端结构21，否则会把终端结构21压坏导致失效，因此导电体的面积也同样小于芯片整体面积。从力学角度分析，当一个面积较小的物体压在另一个面积的较大的物体上时，由于几何不连续导致载荷突变，在两个物体接触面的边界位置上会发生应力集中，导致芯片内部各处的元胞结构受到导电体的压力不均匀，越靠近导电体边缘的元胞结构受力越大，当所受应力超过其材料极限时发生断裂失效，这是目前芯片压接封装结构存在的固有问题。

发明内容

因此，本发明要解决的技术问题在于克服现有技术中压接封装芯片无法保证导电体和芯片接触面各处的压力均匀分布、芯片靠近导电体边缘的元胞结构因承受应力较大容易发生断裂失效的缺陷，从而提供一种功率MOSFET芯片的封装结构。

为解决上述技术问题，本发明的技术方案如下：

一种功率MOSFET芯片的封装结构，包括：

MOSFET芯片，其正面包含栅极和源极，其背面包含漏极；

第一导电体，与所述MOSFET芯片背面的漏极电性连接；

第二导电体，通过压接封装与所述MOSFET芯片正面的源极电性连接；