[发明专利]半导体装置

说明书

本发明实施例公开半导体装置及其形成方法。示例性的半导体装置包括设置于基底上方的纳米结构，其中纳米结构包括彼此垂直隔开的多个半导体层以及设置于多个半导体层的顶部半导体层上方并与顶部半导体层垂直隔开的包括介电材料的虚设图案层。示例性的半导体装置也包括设置于通道区上方的栅极结构，其中栅极结构环绕纳米结构的多个半导体层的每一者和虚设图案层。

技术领域

本发明实施例涉及半导体技术，尤其涉及半导体装置及其形成方法。

背景技术

目前已引进多栅极装置，以通过增加栅极通道耦合及减少关态电流来改善栅极控制。一种多栅极装置为栅极环绕(gate-all-around，GAA)装置。栅极环绕装置一般指具有栅极结构或栅极结构的一部分形成于通道区多于一面(例如围绕通道区的一部分)的任何装置。栅极环绕晶体管与传统互补式金属氧化物半导体(complementary metal-oxide-semiconductor，CMOS)制造过程相容，且允许晶体管的大幅微缩化。然而，栅极环绕装置的制造具有挑战性。举例来说，已观察到的是，栅极环绕装置的虚设栅极结构的形成可导致顶部通道损坏，且功函数金属(work function metal，WFM)填充及图案化可导致栅极介电层和阻挡层损坏。栅极环绕装置在顶部通道上方与相邻通道之间的不同层配置(包括层的材料、厚度等)可导致栅极环绕装置的不一致临界电压(Vt)，且因此降低栅极环绕装置的效能。

发明内容

在一些实施例中，提供半导体装置，半导体装置包括纳米结构，设置于基底上方，其中纳米结构包括彼此垂直隔开的多个半导体层以及设置于多个半导体层的顶部半导体层上方并与顶部半导体层垂直隔开的虚设图案层，虚设图案层包括介电材料；以及栅极结构，设置于通道区上方，其中栅极结构环绕纳米结构的多个半导体层的每一者和虚设图案层。

在一些其他实施例中，提供半导体装置，半导体装置包括第一纳米结构设置于第一类型装置区中的基底上方，其中第一纳米结构包括第一半导体层和设置于第一半导体层上方并与第一半导体层垂直间隔开的第一介电图案层；第二纳米结构设置于第二类型装置区的基底上方，其中第二纳米结构包括第二半导体层和设置于第二半导体层上方并与第二半导体层垂直间隔开的第二介电图案层；以及栅极结构设置于第一纳米结构和第二纳米结构的通道区上方，其中栅极结构环绕第一纳米结构的第一半导体层和第一介电图案层以及第二纳米结构的第二半导体层和第二介电图案层。

在另外一些实施例中，提供半导体装置的形成方法，此方法包括在基底上方形成鳍，鳍包括半导体层堆叠物和虚设图案层，其中半导体层堆叠物包括第一半导体层和第二半导体层，第一半导体层和第二半导体层包括不同的半导体材料，且虚设图案层包括介电材料且设置于半导体层堆叠物的顶层上方；在鳍的通道区上方并横跨鳍的源极/漏极区形成虚设栅极结构，其中虚设栅极结构在通道区中环绕包括虚设图案层和半导体层堆叠物的鳍；以及以金属栅极结构取代虚设栅极结构。

附图说明

根据以下的详细说明并配合所附附图可以更加理解本发明实施例。应注意的是，根据本产业的标准惯例，图示中的各种部件(feature)并未必按照比例绘制。事实上，可能任意的放大或缩小各种部件的尺寸，以做清楚的说明。

图1显示依据本发明一些实施例的形成半导体装置的例示性方法的流程图。

图2为依据图1的方法的一实施例的在制造的中间阶段的半导体装置的一部分的透视图。

图3A-图16A显示依据本发明一些实施例的图1的方法的中间阶段，沿图2的线A-A截取的半导体装置的剖面示意图。

图3B-图16B显示依据本发明一些实施例的图1的方法的中间阶段，沿图2的线B-B截取的半导体装置的剖面示意图。

图3C-图16C显示依据本发明一些实施例的图1的方法的中间阶段，沿图2的线C-C截取的半导体装置的剖面示意图。

附图标记说明如下：